用硬件描述語言對微處理器的仿真.pdf

1、南開大學碩士學位論文用硬件描述語言對微處理器的仿真姓名：王義祥申請學位級別：碩士專業(yè)：物理電子學指導教師：邵淑敏2000.5.1第一章緒論第一章緒論隨著電子技術的發(fā)展，當前數(shù)字系統(tǒng)的設計正朝著速度快、容量大、體積小、重量輕的方向發(fā)展，而且當前數(shù)字系統(tǒng)的設計可以直接面向用戶需求，根據(jù)系統(tǒng)的行為和功能要求，自上至下的逐層完成相應的描述、綜合、優(yōu)化、仿真與驗證，直到生成器件。上述設計過程除了系統(tǒng)行為和功能描述以外，其余所有的設計過程幾乎都可以

2、用計算機來自動的完成，做到了電子設計自動化(EDA)。這有利于縮短系統(tǒng)的設計周期，提高產(chǎn)品的競爭力。電子設計自動化(EDA)的關鍵技術之一是要求用形式化方法來描述數(shù)字系統(tǒng)的硬件電路，即要用所謂硬件描述語言來描述硬件電路。硬件描述語言的發(fā)展至今已有幾十年的歷史，并已成功的應用到系統(tǒng)的仿真、驗證和設計綜合等方面。歷史上曾出現(xiàn)過上百種的硬件描述語言，它們也曾對設計自動化起到過促進和推動作用，但是，它們大多各自針對特定設計領域，沒有統(tǒng)一的標準，

3、從而是一般用戶難以使用。只有面向設計的多層次、多領域且得到一致認同的硬件描述語言才能使廣大用戶接收。上世紀80年代后期由美國國防部開發(fā)的VHDL語言(VHSICHardwareDescriptionLanguage)滿足了上述的要求，并在1987年12月由IEEE標準化(定為IEEEstd10761987標準，1993年進一步修訂，被定為ANSI／IEEEstd10761993標準)。它的出現(xiàn)為電子設計自動化(EDA)的普及和推廣奠定了

4、堅實的基礎。據(jù)統(tǒng)計，VHDL業(yè)已被廣大設計者所接受，據(jù)稱已有超過90％的設計者使用VHDL來設計數(shù)字系統(tǒng)。使用VHDL語言來設計數(shù)字系統(tǒng)是電子設計技術的大勢所趨。11現(xiàn)代數(shù)字系統(tǒng)設計的基本思想111傳統(tǒng)的自下至[(BottomUp)的設計方法及流程在計算機輔助電子系統(tǒng)設計出現(xiàn)以前，人們一直采用傳統(tǒng)的硬件電路設計方法來設計系統(tǒng)的硬件，這種硬件設計方法被稱為自下至上的設計方法。自下至上的硬件電路設計方法的主要步驟是：根據(jù)系統(tǒng)對硬件的要求，詳

5、細編制技術瓶格書，并畫出系統(tǒng)控制流圖；然后根據(jù)技術規(guī)格書和系統(tǒng)控制流圖，對系統(tǒng)的功能逆行紙化，合理地劃分功能模塊，并畫出系統(tǒng)的功能框圖：接著就是進行各功能模塊的細化和電路設計；各功能模塊電路設計、調試完成后，將各功能模塊的硬件電路連接起來再運行系統(tǒng)的調試，最后完成整個系統(tǒng)的硬件設計。對BottomUp的設計方法而言，系統(tǒng)硬件的設計是從選擇具體元、器件開始的。筍厙這些元、器件進行邏輯電路設計，完成系統(tǒng)各獨立功能模塊設計，然后再將各功能框頭

6、連接起來，完成整個系統(tǒng)的硬件設計。上述過程從最底層開始設計，然后逐罷向上，夏毛至最高層設計完畢，故將這種設計方法稱為自下至上的設計方法。從上述可以看出，BottomUp設計方法有一個致命的缺點：在系統(tǒng)硬7牛設計的后疑連行仿真和調試，仿真和調試通常只能在后期完成系統(tǒng)硬件設計以后才能進7i，因為j三行仿真和調試的儀器一般為系統(tǒng)仿真器、邏輯分析儀和示波器等，因此只有在硬件系統(tǒng)E經(jīng)構成以后才能使用。系統(tǒng)設計時存在的問題只有在后期才能較容易發(fā)現(xiàn)，