合成頻率源的研究與實現(xiàn).pdf

1、頻率源是現(xiàn)代電子系統(tǒng)的關(guān)鍵組成部件，其性能在很大程度上直接影響著整個電子系統(tǒng)的性能。目前，頻率合成技術(shù)是頻率源的主要實現(xiàn)方式，由此產(chǎn)生的頻率源被稱為合成頻率源。隨著現(xiàn)代電子技術(shù)的發(fā)展，電子系統(tǒng)對合成頻率源的相位噪聲、雜散、頻率轉(zhuǎn)換時間等技術(shù)指標(biāo)提出了更高的要求。
　　本文的主要內(nèi)容包括合成頻率源的理論研究與工程實現(xiàn)。首先，闡述了合成頻率源的主要技術(shù)指標(biāo)。其次，對直接數(shù)字頻率合成器(DDS)的工作原理和頻譜特性進(jìn)行了深入研究。再次，

2、對鎖相式頻率合成(PLL)技術(shù)進(jìn)行了理論分析，并分析了鎖相式合成頻率源的基本結(jié)構(gòu)、工作原理、相位模型以及相位噪聲和雜散性能。最后，采用DDS激勵PLL頻率合成技術(shù)將DDS極高頻率分辨率、低相位噪聲、高頻率精度、易于控制等優(yōu)點(diǎn)與PLL良好的窄帶跟蹤濾波和高頻段輸出特性相結(jié)合，利用單片機(jī)對DDS和PLL進(jìn)行控制，設(shè)計了L波段頻率范圍為1.8GHz-1.9GHz，頻率間隔為10MHz的合成頻率源。在合成頻率源的設(shè)計中，采用模塊化設(shè)計概念將該合

3、成頻率源系統(tǒng)劃分為三個獨(dú)立的模塊，即：DDS模塊、PLL模塊以及單片機(jī)控制模塊。芯片AD9850完成的DDS模塊，作為PLL模塊的參考輸入信號，輸出頻率范圍為18MHz-19MHz、頻率間隔為100kHz的信號。DDS模塊的測試結(jié)果表明：DDS合成頻率源的相位噪聲約為-112dBc/Hz@100kHz，在20MHz帶寬內(nèi)的雜散水平約為-61dBc，滿足PE3236對參考輸入信號的要求。采用PLL芯片PE3236以及VCO芯片MW350-