基于閃存陣列的高速數(shù)據(jù)存儲(chǔ)技術(shù)研究.pdf

1、課題針對(duì)單片NAND型閃速存儲(chǔ)器存儲(chǔ)容量較小和存儲(chǔ)速度較慢的特點(diǎn)，通過(guò)構(gòu)建閃存陣列的方式來(lái)增大存儲(chǔ)容量、提高存儲(chǔ)速度實(shí)現(xiàn)了大容量高速存儲(chǔ)。利用位擴(kuò)展技術(shù)完成了以單片NAND FLASH為基本存儲(chǔ)單元的存儲(chǔ)陣列的橫向擴(kuò)展，利用分時(shí)加載技術(shù)實(shí)現(xiàn)了縱向的擴(kuò)展，構(gòu)建了m×n的通用陣列。然后提出了對(duì)存儲(chǔ)陣列中無(wú)效塊的處理方法，根據(jù)陣列的行列m、n的取值不同分別提出了全相關(guān)、全獨(dú)立、行相關(guān)、列相關(guān)四種管理機(jī)制。在進(jìn)一步研究陣列的工作原理之后，為存儲(chǔ)

2、陣列設(shè)計(jì)了專用的DMA邏輯控制電路。最后，討論了存儲(chǔ)陣列的數(shù)據(jù)管理方法，在各個(gè)相關(guān)模塊的存儲(chǔ)陣列中建立系統(tǒng)信息區(qū)、狀態(tài)標(biāo)識(shí)區(qū)、文件信息區(qū)、參數(shù)配置區(qū)、數(shù)據(jù)存儲(chǔ)區(qū)，這樣能方便有效的存儲(chǔ)和管理測(cè)試數(shù)據(jù)。
　　在提出存儲(chǔ)陣列的構(gòu)建、存儲(chǔ)陣列工作原理、無(wú)效塊處理機(jī)制和數(shù)據(jù)管理方法之后，本文還通過(guò)動(dòng)態(tài)參數(shù)測(cè)試系統(tǒng)的設(shè)計(jì)為例，介紹了存儲(chǔ)陣列在測(cè)試系統(tǒng)中的應(yīng)用。測(cè)試系統(tǒng)包括FPGA主控系統(tǒng)、模數(shù)轉(zhuǎn)換模塊、FLASH存儲(chǔ)陣列、USB接口電路等。主

3、控系統(tǒng)采用的是以FPGA為載體的SOPC系統(tǒng)，SOPC內(nèi)部集成了Microblaze軟核處理器及用戶自行設(shè)計(jì)的IP核，用戶IP是完成采集存儲(chǔ)的核心電路；模數(shù)轉(zhuǎn)換模塊支持2、4、8、16四種可選通道的同步數(shù)據(jù)采集，在16通道同步采集的狀態(tài)下，采樣速率能達(dá)到400ksps；FLASH存儲(chǔ)陣列系統(tǒng)采用1×4的陣列，無(wú)效塊處理機(jī)制采用行相關(guān)方式；USB接口電路主要作用是為處理器和上位機(jī)提供數(shù)據(jù)通道，方便測(cè)試系統(tǒng)接收來(lái)至上位機(jī)的各種操作命令，以及