多級濾波器芯片物理設(shè)計方法研究與實現(xiàn).pdf

1、在深亞微米時代，隨著設(shè)計規(guī)模變大，時鐘頻率越來越高以及工藝尺寸的減小，IC物理設(shè)計面臨著諸多困難。設(shè)計規(guī)模的增大以及使用的IP核越來越多，使得設(shè)計中連線增加，則會給布圖規(guī)劃帶來很大困難。工藝尺寸的減小，互連線間的寄生參數(shù)模型越來越復(fù)雜，互連線延時在總的延時比例越來越大；時鐘頻率的提高，時序收斂性問題則變的越來越重要，時序的優(yōu)化則成為設(shè)計的主要目標。本文通過紅外圖像小目標識別多級濾波器的物理設(shè)計，對芯片的布局布線，功耗分析，寄生參數(shù)提取，

2、時序優(yōu)化，時鐘樹綜合，物理驗證等方面做了詳細的描述。首先，對當(dāng)前的布圖規(guī)劃理論及算法做了系統(tǒng)介紹，并根據(jù)芯片的實際情況對布圖規(guī)劃做調(diào)整，用時序驅(qū)動的布圖規(guī)劃方法，得到滿足要求的布局布線方案。然后，對電路中的寄生參數(shù)進行詳細分析，并對設(shè)計中的時鐘做時鐘樹綜合，減小了時鐘偏移，采用插入緩沖器和增加門級驅(qū)動等方法來優(yōu)化違反時序的關(guān)鍵路徑，使時序滿足設(shè)計要求。其次，對電路的電源網(wǎng)絡(luò)設(shè)計方法進行描述，對存在的電壓降以及電遷移情況進行分析，并根據(jù)功