測(cè)速雷達(dá)的數(shù)字接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著大規(guī)模集成電路的不斷發(fā)展,尤其是FPGA技術(shù)的提高,使得電子系統(tǒng)的設(shè)計(jì)思想和設(shè)計(jì)方法也在不斷地推陳出新。目前,FPGA芯片上甚至集成了數(shù)字信號(hào)處理器內(nèi)核和中央處理器內(nèi)核,可以進(jìn)行軟硬協(xié)調(diào)設(shè)計(jì),為可編程片上系統(tǒng)的實(shí)現(xiàn)提供了強(qiáng)大的硬件支持。
　　 SOPC技術(shù)是Altera公司推出的一種非常高效靈活的片上系統(tǒng)解決方案,它可以根據(jù)具體的要求靈活地定制處理器和外圍接口,具有性價(jià)比高、實(shí)時(shí)性好和體積小等優(yōu)點(diǎn)。本論文利用了SOPC技術(shù),

2、在一塊FPGA上實(shí)現(xiàn)測(cè)速雷達(dá)數(shù)字接收機(jī)系統(tǒng)的硬件平臺(tái),并且根據(jù)測(cè)速雷達(dá)的基本原理設(shè)計(jì)了在此平臺(tái)上運(yùn)行的軟件程序。整個(gè)測(cè)速雷達(dá)數(shù)字接收機(jī)系統(tǒng)分為兩個(gè)部分,包括FPGA硬件信號(hào)處理和NiosⅡ處理器。對(duì)于系統(tǒng)前端的FPGA硬件處理部分,重點(diǎn)研究了如何實(shí)現(xiàn)數(shù)字下變頻、數(shù)字濾波器和FFT;系統(tǒng)的核心部分是 NiosⅡ處理器,它控制整個(gè)系統(tǒng)的運(yùn)行,NiosⅡ接收前端FFT模塊運(yùn)算得出的頻譜信息,經(jīng)過軟件運(yùn)算得出速度。處理器外圍器件的接口主要包括S