碼分多址系統(tǒng)并行干擾抵消檢測器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、在CDMA通信系統(tǒng)中，多址干擾成了影響通信系統(tǒng)性能和容量的關(guān)鍵因素，如何抑制或降低多址干擾的影響成為當(dāng)前研究的熱點(diǎn)話題。多用戶檢測技術(shù)充分利用多址干擾的各種可知信息對(duì)待檢測用戶進(jìn)行聯(lián)合檢測，從面收到較好的抑制和抵消多址干擾的效果，也在一定程度抑制了遠(yuǎn)近效應(yīng)，進(jìn)一步發(fā)掘了CDMA通信系統(tǒng)的發(fā)展?jié)摿Α?br>　　 本文的研究重點(diǎn)是DS-CDMA系統(tǒng)中多用戶檢測器的FPGA實(shí)現(xiàn)。在前人研究的基礎(chǔ)上，首先，綜述了FPGA內(nèi)部結(jié)構(gòu)和開發(fā)設(shè)計(jì)流程

2、，結(jié)合實(shí)際設(shè)計(jì)例子講述了FPGA開發(fā)設(shè)計(jì)中的幾種數(shù)據(jù)流控制技術(shù)。而后，研究了應(yīng)用Hebb學(xué)習(xí)規(guī)則的部分并行干擾抵消檢測器的原理和工作過程，從FPGA硬件設(shè)計(jì)角度出發(fā)對(duì)算法進(jìn)行拆解和簡化。最后，完成了應(yīng)用Hebb學(xué)習(xí)規(guī)則的部分并行干擾抵消檢測器的FPGA設(shè)計(jì)和實(shí)驗(yàn)板級(jí)調(diào)試，驗(yàn)證了設(shè)計(jì)的正確性。
　　 結(jié)合本文實(shí)現(xiàn)的檢測器自身特點(diǎn)，為了在硬件資源利用率和系統(tǒng)性能之間進(jìn)行折衷，在FPGA設(shè)計(jì)和實(shí)現(xiàn)過程中做了如下改進(jìn)：
　　 (

3、1)采用了多種數(shù)據(jù)流控制技術(shù)，如流水線技術(shù)、乒乓操作和串并轉(zhuǎn)換技術(shù)等，從硬件實(shí)際情況出發(fā)在速度和面積之間進(jìn)行合理選擇，大大提高了系統(tǒng)處理數(shù)據(jù)的速度；
　　 (2)利用求補(bǔ)碼操作代替匹配濾波器中的乘法運(yùn)算，克服了硬件乘法運(yùn)算延時(shí)大和硬件消耗大的問題；
　　 (3)數(shù)據(jù)延時(shí)采用了分頻時(shí)鐘延時(shí)利延時(shí)線相結(jié)合的方法，大大節(jié)省了硬件數(shù)據(jù)延時(shí)所消耗的硬件存儲(chǔ)資源；
　　 (4)合理設(shè)置有效數(shù)據(jù)采集時(shí)刻來克服數(shù)據(jù)抖動(dòng)現(xiàn)象；充分