可配置的IIC協(xié)議控制器IP核的設(shè)計.pdf_第1頁
已閱讀1頁，還剩47頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著FPGA的快速發(fā)展,促使了SOPC系統(tǒng)的形成。為了使系統(tǒng)與外部設(shè)備實現(xiàn)通信,通常需要進(jìn)行總線的擴展,而在擴展中串行總線以結(jié)構(gòu)簡單的優(yōu)勢,得到了廣泛的應(yīng)用。大多數(shù)總線控制器IP核是有自主知識產(chǎn)權(quán)的,為了更靈活的構(gòu)建SOPC系統(tǒng),有必要設(shè)計自己的IP核。
　　 IIC總線是一種結(jié)構(gòu)簡單,連線少,應(yīng)用廣泛的總線協(xié)議。本文針對Avalon總線接口及分頻問題,在完全兼容IIC協(xié)議的前提下,提出了可配置的IIC協(xié)議控制器IP核結(jié)構(gòu),該I

2、P核通過增加一個配置寄存器配置分頻參數(shù),并且在分頻方式選擇上,可以選擇配置寄存器配置方式或傳統(tǒng)的直接輸入分頻值的方式。當(dāng)選擇配置寄存器配置方式時,只需輸入分頻參數(shù)即可實現(xiàn)分頻,使得分頻值的輸入更加簡捷、方便。
　　 所設(shè)計的可配置的IIC協(xié)議控制器IP核分為四個模塊,分別是IIC控制模塊、并行數(shù)據(jù)收發(fā)模塊、串行數(shù)據(jù)收發(fā)模塊、時鐘模塊,應(yīng)用Verilog語言編寫了該IP核。并用軟件進(jìn)行仿真與綜合,仿真結(jié)果表明,用配置寄存器配置分頻

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論