微控制器IP核的參數(shù)化設(shè)計方法研究.pdf_第1頁
已閱讀1頁，還剩65頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、SoC(System on Chip)的發(fā)展，對微控制器IP核提出了可重利用的要求。研究微控制器IP核的參數(shù)化設(shè)計方法以增強靈活性和可重用性，使用戶可以通過選擇配置參數(shù)得到高質(zhì)量可綜合的目標模型具有十分重要的意義。課題從設(shè)計一個參數(shù)化的微控制器IP核著手，在微控制器IP核的參數(shù)化設(shè)計方法上進行了研究，設(shè)計了增強Vetilog HDL參數(shù)化建模能力的編譯預(yù)處理工具ECP，分析了微控制器IP核的內(nèi)部結(jié)構(gòu)，提取出了其中可以參數(shù)化設(shè)計的模塊，并

2、詳細介紹了參數(shù)化設(shè)計的實現(xiàn)方法、仿真驗證和邏輯綜合結(jié)果。 首先，本文詳細描述了C8051 IP核參數(shù)化設(shè)計的實現(xiàn)技術(shù)，提出了一種增強Verilog硬件描述語言建模能力的工具軟件ECP。其次，在介紹了微控制器IP核的指令系統(tǒng)和基本結(jié)構(gòu)的基礎(chǔ)上，從可重配置的存儲器容量、可取舍的并行輸入/輸出端口、可取舍的UART和定時/計數(shù)器模塊，以及可重配置的乘法器等幾個方面著手，提出了對微控制器IP核的體系結(jié)構(gòu)進行參數(shù)化設(shè)計的詳細設(shè)計思路。再次

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論