基于FPGA的數(shù)據(jù)加密設(shè)備的設(shè)計(jì).pdf

1、隨著信息化和數(shù)字化社會(huì)的發(fā)展,人們對(duì)信息安全和保密的重要性的認(rèn)識(shí)不斷提高,如何有效保護(hù)計(jì)算機(jī)的信息安全已經(jīng)成為IT界研究的熱點(diǎn)。針對(duì)這種隱患的存在,本文以FPGA為平臺(tái)將USB接口、AES加密技術(shù)和EDA技術(shù)相結(jié)合,采用SOPC軟硬協(xié)同的方式設(shè)計(jì)了PC機(jī)外接數(shù)據(jù)加密設(shè)備。在不占用計(jì)算機(jī)硬件資源的情況下,實(shí)現(xiàn)了PC機(jī)上的數(shù)據(jù)的加解密,保證了PC機(jī)中數(shù)據(jù)的安全性。并且密鑰固化在FPGA芯片中,不用擔(dān)心忘記密鑰而帶來(lái)的不便。本設(shè)計(jì)既具有FPG

2、A本身的高速性,安全性以及軟件方面的易維護(hù)性和靈活性,又帶有USB的熱插拔,即插即用等功能,使用方便,而且性價(jià)比高。
　　 系統(tǒng)開發(fā)的硬件平臺(tái)是FPGA,操作系統(tǒng)平臺(tái)是MicrosoftWindowsXP,開發(fā)工具是QuartusⅡ9.0、SOPCBuilder和NiosⅡIDE、MicrosoftVisualC++。系統(tǒng)結(jié)構(gòu)包括軟件和硬件兩部分。PC主機(jī)負(fù)責(zé)上位機(jī)軟件部分,完成用戶應(yīng)用程序界面的開發(fā);FPGA開發(fā)負(fù)責(zé)硬件部分,

3、完成AES算法模塊和USB接口控制器的開發(fā),其中AES算法單元采用硬件描述語(yǔ)言Verilog實(shí)現(xiàn),由加解密模塊、數(shù)據(jù)緩沖模塊、控制模塊和密鑰擴(kuò)展模塊組成,實(shí)現(xiàn)數(shù)據(jù)的加解密;USB接口控制器采用SOPC軟硬結(jié)合的方式實(shí)現(xiàn),由SOPC硬件系統(tǒng)平臺(tái)和NIOSⅡ軟核驅(qū)動(dòng)程序兩部分組成,實(shí)現(xiàn)開發(fā)板和PC機(jī)之間的通信以及對(duì)AES算法模塊的控制。
　　 本文首先介紹了設(shè)計(jì)的背景、FPGA的開發(fā)流程、開發(fā)環(huán)境以及開發(fā)工具。接著詳細(xì)介紹了系統(tǒng)整體