基于網(wǎng)絡(luò)處理器實(shí)現(xiàn)的ATM交換機(jī)多協(xié)議標(biāo)記交換.pdf

1、該文課題來(lái)源于作者在重慶金美通信有限責(zé)任公司工作期間的ATM交換機(jī)研制項(xiàng)目。隨著網(wǎng)絡(luò)帶寬需求的飛速增長(zhǎng),以及多媒體通信技術(shù)的迅速發(fā)展,對(duì)位于各網(wǎng)絡(luò)節(jié)點(diǎn)設(shè)備的性能提出了更高的要求,在要求更高吞吐量的同時(shí),還要求網(wǎng)絡(luò)設(shè)備能夠很好的支持新的協(xié)議和應(yīng)用。而早期基于通用CPU使用軟件實(shí)現(xiàn)的設(shè)備雖然具有很好的靈活性,但其性能卻無(wú)法得到很好的提高;于是出現(xiàn)了ASIC技術(shù),采用硬件實(shí)現(xiàn)二、三層的處理,性能問題得到了很好的解決,然而增加了開發(fā)成本,缺乏靈

2、活性,還是沒有很好的解決網(wǎng)絡(luò)飛速發(fā)展帶來(lái)的高性能和高靈活性要求;于是出現(xiàn)了網(wǎng)絡(luò)處理器技術(shù),綜合解決了通用CPU和ASIC所存在的問題。該課題項(xiàng)目就是為了解決上述問題而設(shè)計(jì)的,主要實(shí)現(xiàn)了基于IXP2350網(wǎng)絡(luò)處理器技術(shù)的ATM交換機(jī)多協(xié)議標(biāo)記交換(MPLS)。該網(wǎng)絡(luò)處理器定位于網(wǎng)絡(luò)接入級(jí),解決2.5Gbps以下的線速數(shù)據(jù)交換和轉(zhuǎn)發(fā)效率問題。該論文在分析MPLS基本原理和IXP2350硬件架構(gòu)基礎(chǔ)上,充分利用了IXP2350提供的多線程機(jī)制