基于同時多線程的取指控制機制研究.pdf

1、隨著計算機體系結(jié)構(gòu)的發(fā)展，為順應(yīng)人們對高性能處理器的迫切需求，同時多線程處理器應(yīng)運而生，成為目前主流的微處理器結(jié)構(gòu)。針對同時多線程處理器的各項研究變得十分活躍，同時多線程處理器的取指控制機制作為高性能處理器領(lǐng)域的研究熱點備受關(guān)注。近年來，國內(nèi)外許多專家學(xué)者和科研機構(gòu)對其展開積極的研究和探索。但是，目前同時多線程處理器的取指控制技術(shù)仍存在取指帶寬利用不均衡、指令隊列沖突率高和分支預(yù)測性能低下等缺陷。因此，本文將針對同時多線程處理器的取指控

2、制技術(shù)展開研究，以尋求高效合理的取指控制機制。
　　 本文首先從取指策略和分支預(yù)測器兩個方面對取指控制機制進行研究，并分別提出一種基于同時多線程的取指策略和分支預(yù)測器。與傳統(tǒng)的取指策略相比，本策略的技術(shù)優(yōu)勢：處理器的取指過程分為線程選擇、取指帶寬劃分和動態(tài)資源分配三個階段，通過計算線程運行所需的指令數(shù)，給予適量的取指帶寬，使得取指帶寬的利用更為均衡。同時，根據(jù)線程的優(yōu)先級動態(tài)分配系統(tǒng)資源，提高了系統(tǒng)資源的利用率。在新型取指策略研

3、究的基礎(chǔ)上，設(shè)計與之相對應(yīng)的分支預(yù)測器，通過將線程的全局和局部歷史信息相結(jié)合作為分支預(yù)測信息位，有效地克服了傳統(tǒng)機制中分支預(yù)測信息混亂、不完整等現(xiàn)象的發(fā)生。同時，通過新增分支結(jié)果輸出表BRT記錄常見分支指令的預(yù)測結(jié)果，推進了指令的分支預(yù)測執(zhí)行速度。通過綜合這兩項研究成果，提出一種基于同時多線程的取指控制機制，有效地提高了處理器的指令吞吐率和分支預(yù)測性能。
　　 最后，通過設(shè)計合理的性能測試方案，對其進行性能測試和結(jié)果分析。性能測