PCI Express交換器IP核的設(shè)計(jì)與研究.pdf

1、第三代互聯(lián)總線PCI Express拓展了PCI總線的帶寬限制。PCI總線技術(shù)規(guī)范是Intel于1992年6月發(fā)布，它使用共享總線拓?fù)浣Y(jié)構(gòu)——總線帶寬在多個(gè)設(shè)備間共享。但隨著設(shè)備的發(fā)展，新的占用大量帶寬的設(shè)備開(kāi)始吞噬同一共享總線上其它設(shè)備的帶寬，迫使總線的帶寬需要進(jìn)一步提高。而PCI并行總線之間相互干擾、時(shí)鐘抖動(dòng)等因素嚴(yán)重制約了PCI的帶寬。為了提供新型設(shè)備所要求的帶寬，PCI特殊興趣組(PCI SIG)開(kāi)發(fā)了PCI Express總線

2、規(guī)范協(xié)議，其應(yīng)用當(dāng)前高速串行通信技術(shù)，具有高速(2.5G/S/lane)、低電壓(0.8V-1.2V)、差分信號(hào)傳輸?shù)奶攸c(diǎn)，并且引腳少、點(diǎn)對(duì)點(diǎn)傳輸，通過(guò)采用多通路傳輸還可獲得成倍的帶寬。不同于PCI，所有設(shè)備共享總線帶寬，PCI Express通過(guò)交換器將設(shè)備連在一起，為每一個(gè)設(shè)備提供專(zhuān)用的數(shù)據(jù)通路和需要的帶寬。PCI Express使用的是點(diǎn)到點(diǎn)傳輸?shù)耐負(fù)浣Y(jié)構(gòu)，在這個(gè)拓?fù)浣Y(jié)構(gòu)中交換器起到非常重要的作用。 針對(duì)交換器的設(shè)計(jì)，本文

3、主要分為理論、設(shè)計(jì)和仿真驗(yàn)證三大部分。 第一部分，主要從理論上概述PCI Express協(xié)議規(guī)范，介紹PCI Express的基本概念，包括PCI Express層結(jié)構(gòu)、數(shù)據(jù)包、拓?fù)浣Y(jié)構(gòu)等，重點(diǎn)說(shuō)明PCI Express的事務(wù)層和交換器的理論基礎(chǔ)：事務(wù)類(lèi)型、配置空間、虛擬通道、事務(wù)路由、中斷等。 第二部分，對(duì)該交換器事務(wù)層和交換模塊進(jìn)行系統(tǒng)級(jí)設(shè)計(jì)，根據(jù)功能劃分虛擬通道接收發(fā)送、虛擬通道仲裁、配置空間、路由、端口虛擬通道緩

4、存、端口仲裁等子模塊。并對(duì)部分子模塊進(jìn)行了分析，確立了數(shù)據(jù)通路圖和各個(gè)模塊的輸入輸出信號(hào)，畫(huà)出了各個(gè)模塊的算法流程圖。根據(jù)流程圖編寫(xiě)了Verilog HDL代碼。其中虛擬通道的仲裁是該設(shè)計(jì)的難點(diǎn)，也是本文創(chuàng)新點(diǎn)，因?yàn)橹俨脵C(jī)制既要支持優(yōu)先級(jí)排序仲裁又要支持低優(yōu)先級(jí)通道的加權(quán)循環(huán)仲裁，并且每個(gè)通道的通道號(hào)(除了VCO)是可讀寫(xiě)寄存器，需要由配置軟件修改，本文通過(guò)并行比較，選出當(dāng)前請(qǐng)求通道中的VC ID最大者，再判斷最大者是否為低優(yōu)先級(jí)通道，