BBL布局結(jié)構(gòu)及算法研究.pdf

1、作為電子信息產(chǎn)業(yè)發(fā)展的核心和基礎(chǔ)，集成電路技術(shù)正迅速向著更高集成度，超小型化，高性能、高可靠性的方向發(fā)展。隨著系統(tǒng)芯片(SOC)設(shè)計(jì)方法和知識(shí)產(chǎn)權(quán)(IP)模塊技術(shù)在集成電路設(shè)計(jì)中的不斷發(fā)展和應(yīng)用，布圖規(guī)劃和布局日漸成為超大規(guī)模集成(VLSI)電路與系統(tǒng)物理設(shè)計(jì)的關(guān)鍵環(huán)節(jié)。布圖規(guī)劃和布局的主要目標(biāo)是在滿足用戶約束條件的前提下確定芯片上模塊的最佳形狀、位置以及模塊的引線端位置，使得芯片的面積以及模塊之間的互連線總長最小。由于布圖規(guī)劃和布局是

2、芯片物理設(shè)計(jì)的第一個(gè)重要步驟，其結(jié)果將影響芯片的最終性能。 在VLSI設(shè)計(jì)流程中，物理設(shè)計(jì)是既關(guān)鍵又復(fù)雜的一步，而布局又是物理設(shè)計(jì)中最重要的一步，布局的諸多問題都是NP完全問題，需要啟發(fā)式算法來求解。隨著VLSI集成度的迅猛提高，尋求有效的優(yōu)化算法應(yīng)用于布局問題，以提高布局質(zhì)量和速度已成為當(dāng)務(wù)之急；同時(shí)如何高效地表示布局結(jié)構(gòu)，從而提高布局質(zhì)量成為物理設(shè)計(jì)中的一個(gè)國際研究熱點(diǎn)。本文正是在這樣的背景下，對(duì)VLSI物理設(shè)計(jì)中的關(guān)鍵環(huán)節(jié)

3、——布局，展開了一些研究工作。 本文概括地介紹了布局結(jié)構(gòu)表示研究的進(jìn)展。針對(duì)不可二劃分的BBL布局問題，近年來國內(nèi)外涌現(xiàn)出如：CBL、BSG、SP、O-tree等優(yōu)秀的布局結(jié)構(gòu)表示方法，但它們?cè)诮饪臻g的大小、編碼的費(fèi)用、編碼與布局之間的轉(zhuǎn)換時(shí)間等方面各有差異。 本文提出了一種求解VLSI布局問題的啟發(fā)式算法。該算法通過設(shè)計(jì)模塊的優(yōu)先順序進(jìn)行合理的布局，再輔助于邊界矩形來減少邊界浪費(fèi)，對(duì)于模塊布局放置的多個(gè)可能位置進(jìn)行比較