AVS全I(xiàn)幀解碼器基于SystemC的實(shí)現(xiàn).pdf

1、隨著數(shù)字圖像處理和計(jì)算機(jī)網(wǎng)絡(luò)等技術(shù)的發(fā)展，人們對(duì)信息交流的方式和質(zhì)量均有了全新的需求，對(duì)于數(shù)字視頻及圖像傳輸業(yè)務(wù)的需求也隨之大幅度增加。由于視頻圖像數(shù)據(jù)量大，采用原始數(shù)據(jù)傳輸需要占用大量的帶寬，因此視頻圖像壓縮成為首要解決的關(guān)鍵問(wèn)題。 我國(guó)于2002年6月成立了“數(shù)字音視頻編解碼技術(shù)標(biāo)準(zhǔn)工作組”，聯(lián)合國(guó)內(nèi)從事數(shù)字音視頻解碼技術(shù)研發(fā)的科研機(jī)構(gòu)和企業(yè)，制定具有我國(guó)自主知識(shí)產(chǎn)權(quán)的數(shù)字音視頻編解碼標(biāo)準(zhǔn)——AVS標(biāo)準(zhǔn)。2003年底完成的A

2、VS標(biāo)準(zhǔn)具有性能高、復(fù)雜度低等優(yōu)點(diǎn)，具有廣闊的發(fā)展前景。AVS視頻壓縮標(biāo)準(zhǔn)為了得到良好的編碼增益，一些由于實(shí)現(xiàn)復(fù)雜度太高而在過(guò)去的標(biāo)準(zhǔn)沒(méi)有采用的工具在AVS中也被大量采用，使其編碼效率較MPEG-2標(biāo)準(zhǔn)提高了兩倍左右，同時(shí)AVS視頻標(biāo)準(zhǔn)也充分考慮了編解碼計(jì)算的復(fù)雜度，在很多方面采用了較簡(jiǎn)化的計(jì)算模式，因此在計(jì)算復(fù)雜度方面比H.264低。 隨著大規(guī)模集成電路技術(shù)的進(jìn)步和制造工藝的提高，使得復(fù)雜的電子系統(tǒng)可以被集成在單一芯片上。隨著

3、SoC的發(fā)展，傳統(tǒng)的硬件設(shè)計(jì)方法已不能滿足硬件系統(tǒng)設(shè)計(jì)的需要，1999年9月，微電子業(yè)內(nèi)的一些一流的EDA公司、IP提供商、半導(dǎo)體制造商以及內(nèi)嵌式軟件設(shè)計(jì)公司在加利福尼亞州Saint Jose舉行的“內(nèi)嵌式系統(tǒng)會(huì)議”上，聯(lián)合推出了基于C++的系統(tǒng)設(shè)計(jì)語(yǔ)言——SystemC。SystemC通過(guò)在C++里面添加一個(gè)新庫(kù)，可用來(lái)同時(shí)定義軟件成分和硬件成分，以便于實(shí)現(xiàn)無(wú)縫的軟硬件協(xié)同仿真，還便于將系統(tǒng)級(jí)設(shè)計(jì)逐步細(xì)化至用于綜合的寄存器傳輸級(jí)。

4、 論文總結(jié)了視頻壓縮標(biāo)準(zhǔn)以及硬件設(shè)計(jì)流程的發(fā)展歷史。詳細(xì)介紹了AVS視頻壓縮標(biāo)準(zhǔn)的發(fā)展、主要技術(shù)特征以及其與H.264的比較。同時(shí)詳細(xì)介紹了SystemC的產(chǎn)生背景，以及SystemC作為硬件描述語(yǔ)言在硬件設(shè)計(jì)方面的流程和優(yōu)勢(shì)。 為了得到高效的AVS全I(xiàn)幀解碼系統(tǒng)，論文其后對(duì)AVS視頻壓縮算法進(jìn)行了分析，提出了各個(gè)模塊適合硬件實(shí)現(xiàn)的并行算法或優(yōu)化算法。在此基礎(chǔ)上，針對(duì)標(biāo)準(zhǔn)中不同部分的不同實(shí)現(xiàn)，本論文將AVS全I(xiàn)幀解碼系統(tǒng)分為

5、變長(zhǎng)碼解碼模塊、整數(shù)逆變換和逆量化模塊、幀內(nèi)預(yù)測(cè)補(bǔ)償模塊等三個(gè)主要的運(yùn)算單元，并通過(guò)運(yùn)算單元的可重構(gòu)設(shè)計(jì)，簡(jiǎn)化了解碼器的實(shí)現(xiàn)。 論文設(shè)計(jì)了AVS變長(zhǎng)碼解碼器中的指數(shù)哥倫布碼解碼器，此解碼器的結(jié)構(gòu)能夠比較容易的檢測(cè)出指數(shù)哥倫布碼字的長(zhǎng)度，從而確定碼字的邊界。同時(shí)使用桶形移位寄存器對(duì)每次待解碼的碼字進(jìn)行重新排列，保證了解碼的正確性。 論文提出了一種AVS逆變換和逆量化運(yùn)算處理器。用一個(gè)一維的整數(shù)變換單元來(lái)實(shí)現(xiàn)二維變換，在設(shè)計(jì)

6、中同時(shí)對(duì)8x8的整數(shù)變換算法進(jìn)行了優(yōu)化，采用了快速算法，大大簡(jiǎn)化硬件實(shí)現(xiàn)的復(fù)雜度，節(jié)約了運(yùn)算時(shí)間。 論文提出了一種可重構(gòu)的并行結(jié)構(gòu)的AVS幀內(nèi)預(yù)測(cè)解碼器。將所有并行運(yùn)算單元集中到一個(gè)運(yùn)算子模塊中，在不同的模式下分別對(duì)這個(gè)運(yùn)算子模塊的輸入數(shù)據(jù)進(jìn)行控制，從而實(shí)現(xiàn)預(yù)測(cè)器的可重構(gòu)設(shè)計(jì)。同時(shí)，采用了8個(gè)相同結(jié)構(gòu)的并行模塊提高處理能力，可同時(shí)輸出一行8個(gè)像素點(diǎn)的預(yù)測(cè)值。 論文在完成理論分析的基礎(chǔ)上，在VC6.0的平臺(tái)上完成了Syst