AVS硬件解碼器中運動補償部分的設計與實現(xiàn).pdf

1、由于視頻在多媒體通信中占有的重要地位，20年來視頻壓縮技術得到了巨大的發(fā)展。一些國際組織和機構(gòu)先后頒布了很多的視頻標準。作為世界上最大的潛在電子消費國，我國卻一直沒有自主知識產(chǎn)權的視頻壓縮標準。AVS（Audio Video coding Standard）的出現(xiàn)改變了這一狀況。視頻部分是它的第二部分，是為了適應數(shù)字電視廣播、數(shù)字存儲媒體、網(wǎng)絡流媒體等應用中對運動圖像壓縮技術而制定的標準。其以較低的計算復雜度，達到了國際先進水平。推廣應

2、用這項國家標準對于我國的數(shù)字產(chǎn)業(yè)的發(fā)展具有相當重要的意義。但是現(xiàn)有的AVS參考代碼僅是為了學習和測試，并不能用來實時編解碼，這嚴重影響了AVS標準的推廣應用。 AVS當前正處在大規(guī)模產(chǎn)業(yè)化的階段。數(shù)字電視廣播是AVS的一個重要的應用，隨著我國將在2015年停止模擬信號電視廣播，數(shù)字電視解碼芯片必然具有相當廣闊的市場前景。設計接收端的AVS解碼芯片對于AVS標準的推廣意義重大。本課題的主要目標就是根據(jù)AVS解碼的特點，設計出能夠

3、適合于實際應用的硬件解碼芯片。 論文簡單介紹了視頻編解碼的相關情況，簡要回顧了視頻標準的發(fā)展歷程，并介紹了AVS標準相對于其他標準的優(yōu)點，并且和H.264標準就運動補償部分做了對比。論文詳細介紹了AVS標準編解碼的原理和運動補償部分的關鍵技術，簡單介紹了本課題的軟硬件平臺。本論文在分析、測試AVS源代碼的基礎上，依據(jù)自頂向下的設計方法，提出了一種高效的硬件結(jié)構(gòu)來實現(xiàn)運動補償。該設計以8×8塊為基本運算單元，由MV計算、參考像素讀

4、取、像素插值三級流水線構(gòu)成，并用Verilog HDL語言編程完成設計，將其在FPGA上完成了測試。試驗結(jié)果表明本課題設計的架構(gòu)能夠完成AVS視頻運動補償部分的解碼，并且能夠達到較高的頻率，能夠完成AVS基準檔次4.0級別的解碼工作。 本課題所做的具體工作有以下幾個方面： （1）學習了視頻壓縮標準的基本知識，深入研究了視頻壓縮標準H.264和AVS的運動補償部分。 （2）結(jié)合AVS源代碼，熟悉AVS運動補償部分的原理