一種基于事務存儲模型的多核結構上編程模型設計和實現(xiàn).pdf

1、多核芯片結構需要解決的最具挑戰(zhàn)性的問題之一是設計能夠充分發(fā)揮這種結構優(yōu)勢的并行程序設計模型。在多核結構上采用由用戶顯式制導的并行程序設計模型，使用鎖和同步變量來實現(xiàn)同步的方法存在很大的局限性。事務存儲模型提供了一種在多核結構上程序并行執(zhí)行和同步的方法，能夠解決由鎖機制帶來的一系列問題，提高程序的并發(fā)性。 TMCMS(Transactional-MemorybasedChipMultiple-Superscaler)是我們提出的一

2、種基于事務存儲模型的多核結構，它利用軟/硬件協(xié)作的方式支持對串行程序中常用語言結構的自動并行化并提供對多線程編程模型的支持，對程序員提供了更為方便的編程模型。 本文主要的研究內(nèi)容和成果包括下面幾個方面：(1)分析了現(xiàn)有并行系統(tǒng)由于存儲一致性和鎖機制設計帶來的系統(tǒng)實現(xiàn)和編程上的困難，對比性地說明了事務存儲模型的優(yōu)點。詳細分析和對比了現(xiàn)有的事務存儲系統(tǒng)在解決硬件限制的方面所作的工作，提出利用多層次抽象和軟/硬件結合的方法才是提供更高

3、抽象級編程模型的可行途徑。(2)設計和實現(xiàn)了TMCMS上針對循環(huán)、子程序調(diào)用和多線程結構的編程模型，編譯器通過將程序轉化為符合事務執(zhí)行模型的形式實現(xiàn)了對程序的自動并行化。(3)設計和實現(xiàn)了針對循環(huán)結構的系統(tǒng)庫函數(shù)和XIT(TransactionalInitialStructure)結構，通過調(diào)用硬件原語對用戶層提供特定的功能。(4)以FFT程序的線程化為例，從處理器個數(shù)對IPC(InstructionPerCycle)的影響和并行化軟件