某雷達(dá)數(shù)字化接收機(jī)和控制器研究及工程實(shí)現(xiàn).pdf

1、在當(dāng)今高速信號(hào)處理技術(shù)中，DSP＋FPGA方式是目前比較先進(jìn)的實(shí)現(xiàn)途徑和有效解決手段。DSP適合完成結(jié)構(gòu)復(fù)雜的算法；現(xiàn)場(chǎng)可編程邏輯陣列（FPGA）適合完成高效、算法固定的任務(wù)；與專用集成電路(ASIC)相比，F(xiàn)PGA優(yōu)點(diǎn)主要在于其很強(qiáng)的靈活性、可在線配置、修改和維護(hù)方便等優(yōu)點(diǎn)。本文工程中的星載雷達(dá)信號(hào)處理和控制系統(tǒng)就是采用DSP＋FPGA的方式。其中信號(hào)處理采用的是Xilinx公司的Virtex-Ⅱ和Virtex系列FPGA和多片Ana

2、logDevices公司的TigerSHARCTS101的硬件電路結(jié)構(gòu)。
　　本文主要內(nèi)容是：雷達(dá)數(shù)字化接收機(jī)、控制器方法研究及工程實(shí)現(xiàn)。雷達(dá)數(shù)字化接收機(jī)部分是基于數(shù)字下變頻(DDC)技術(shù)在FPGA上實(shí)現(xiàn)的算法研究及工程實(shí)現(xiàn)；雷達(dá)控制器部分是基于TigerSharc、FPGA、CAN總線的多項(xiàng)控制技術(shù)的方法研究及實(shí)現(xiàn)。
　　DDC的實(shí)現(xiàn)分為兩個(gè)部分,IQ分解和抽取。本文采用的是多項(xiàng)濾波的方式。采用高精度的ADC芯片完成中頻采

3、樣，通過Virtex-Ⅱ系列FPGA設(shè)計(jì)中頻正交系統(tǒng)，主要包括通過verilog語(yǔ)言實(shí)現(xiàn)多路雷達(dá)中頻接收的時(shí)序控制，通過濾波器IP核實(shí)現(xiàn)濾波器的設(shè)計(jì)，以及利用C語(yǔ)言實(shí)現(xiàn)DSP的通訊控制程序設(shè)計(jì)。并給出了FPGA在資源和速度上一些優(yōu)化的方法，調(diào)試過程中影響中頻正交接收性能測(cè)試的因素。
　　雷達(dá)控制器就是通過雷達(dá)控制電路板完成與外部接口，衛(wèi)星總體的命令交互，通訊實(shí)現(xiàn)。由于CAN總線具有傳輸速率高，傳輸距離遠(yuǎn)，方便監(jiān)控，調(diào)試方便的特點(diǎn)，