基于FPGA的雷達數(shù)字化接收機方法研究及實現(xiàn).pdf_第1頁
已閱讀1頁,還剩77頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領

文檔簡介

1、在當今高速信號處理技術(shù)中,DSP+FPGA方式是目前比較先進的實現(xiàn)途徑和有效解決手段?,F(xiàn)場可編程邏輯陣列(FPGA)是一種由用戶自行配置的高密度通用數(shù)字集成芯片,具有小型化、低功耗、可編程、數(shù)字化和快速方便實用的特點。FPGA適合完成高效、算法固定的任務;DSP適合完成結(jié)構(gòu)復雜的算法。本文中的雷達信號處理和控制系統(tǒng)就是采用DSP+FPGA的方式。信號處理系統(tǒng)采用的是Xilinx公司的Virtex-Ⅱ系列vc2v3000FPGA芯片和多片

2、AnalogDevices公司的TigerSHARCTS101的硬件電路結(jié)構(gòu)。
  隨著高速AD變換和DSP技術(shù)的發(fā)展,數(shù)字中頻接收技術(shù)將是提高現(xiàn)代雷達性能的重要技術(shù)之一。模擬正交接收機由于受模擬電路的限制,其IQ幅相誤差較大,而IQ的幅相誤差會嚴重影響雷達的整機性能,為改善IQ兩路信號的正交質(zhì)量,往往需要進復雜的校正處理。數(shù)字中頻技術(shù)利用中頻直接采樣,經(jīng)過數(shù)字信號處理獲得視頻IQ信號,其具有IQ鏡像抑制比高、線性動態(tài)范圍大、體積

3、小、重量輕、一致好等優(yōu)點,是現(xiàn)代高性能雷達的發(fā)展方向。本文采用高精度的ADC芯片完成中頻采樣,采用多相濾波的方式實現(xiàn)直接數(shù)字正交。
  本文主要內(nèi)容是:基于FPGA+DSP的雷達信號處理板,設計完成單脈沖雷達三路中頻信號數(shù)字化處理系統(tǒng)的研制。本文基于FPGA提出了兩種雷達中頻信號數(shù)字化處理設計與實現(xiàn)方案,且完成兩種方案的設計與實現(xiàn),以便于兩種設計方案的性能對比。
  首先根據(jù)設計要求和FPGA芯片資源論證了雷達中頻信號數(shù)字化

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論