用于高精度音頻編解碼器的數(shù)字抽取濾波器的優(yōu)化設(shè)計(jì)與研究.pdf

1、本文研究的課題是基于一個(gè)多媒體SoC項(xiàng)目（也就是在后面章節(jié)中提到的Nightingale項(xiàng)目），這個(gè)SoC芯片主要是面對多媒體應(yīng)用而設(shè)計(jì)的。文中將要闡述的同步串行接口模塊和I2C接口模塊部分是屬于這個(gè)SoC芯片中非常重要的模塊，而數(shù)字抽取濾波器部分是Sigma-delta 模數(shù)轉(zhuǎn)換器的數(shù)字部分。與一般的模數(shù)轉(zhuǎn)換器不同，Sigma-delta 模數(shù)轉(zhuǎn)換器可以降低采樣頻率。 本文在對數(shù)字信號處理領(lǐng)域的濾波器的分析的基礎(chǔ)上，采用了軟硬

2、件協(xié)同解碼的SoC實(shí)現(xiàn)方式，針對系統(tǒng)性能的瓶頸采取了相應(yīng)的優(yōu)化措施，提出了SSI同步串行接口支持多路語音/音頻線路的設(shè)計(jì)方案，提出了數(shù)字抽取濾波器優(yōu)化結(jié)構(gòu)方案。 在這個(gè)課題研究和設(shè)計(jì)過程中的創(chuàng)新主要包含以下幾點(diǎn)： 1.針對芯片外部具體應(yīng)用，提出了支持多路語音線路的整體架構(gòu)設(shè)計(jì)，以解決芯片外部連接多個(gè)語音帶寬而帶來的瓶頸，并且在這個(gè)基礎(chǔ)上分析了芯片外部音頻編解碼器、DSP等的應(yīng)用方案，提出了三個(gè)方案，詳細(xì)分析了這三個(gè)方案

3、的時(shí)序波形、性能，并且比較了這三個(gè)方案的應(yīng)用情況和各自的特點(diǎn)，得出一個(gè)結(jié)論：這三個(gè)方案各有所長，分別適合不同的應(yīng)用情況。 2.針對一般傳統(tǒng)的模數(shù)轉(zhuǎn)換器的采樣率的限制，提出了降低采樣率的數(shù)字抽取濾波器的結(jié)構(gòu)；為了提高數(shù)字抽取濾波器的性能，前端的濾波器采用了梳狀濾波器，而后面級聯(lián)的濾波器采用了其他的濾波器來（非梳狀濾波器，比如一般的FIR濾波器）補(bǔ)償禁帶抑制比。 本文對硬件細(xì)節(jié)的設(shè)計(jì)優(yōu)化進(jìn)行了研究，給出了數(shù)字抽取濾波器的具體實(shí)現(xiàn)結(jié)

4、構(gòu)，從仿真的結(jié)果可以看出，有很好的性價(jià)比，較好的實(shí)現(xiàn)了sigma－delta模數(shù)轉(zhuǎn)換器的數(shù)字部分，現(xiàn)在已經(jīng)作為音頻編解碼器接口的主要部分，集成在一塊多媒體解碼SoC芯片中（Nightingale項(xiàng)目）。 本項(xiàng)目的設(shè)計(jì)過程中使用了先進(jìn)的EDA工具（包括VCS、DEBUSSY、MATLAB、MODELSIM等）、從系統(tǒng)行為級描述到verilog RTL代碼的編寫，采用了新的芯片設(shè)計(jì)技術(shù)、以及180納米的半導(dǎo)體工藝。 這個(gè)項(xiàng)目