高速LVDS發(fā)送器設(shè)計(jì).pdf

1、隨著信息技術(shù)的發(fā)展，數(shù)據(jù)的傳輸量越來越大，數(shù)據(jù)的傳輸速度也要求越來越快。普通并行I/O接口電路由于受到自身電路結(jié)構(gòu)和傳輸線的限制，已經(jīng)不能滿足不斷發(fā)展的高速微處理器、多媒體、光傳輸連接、智能路由器以及網(wǎng)絡(luò)技術(shù)的數(shù)據(jù)帶寬要求。而且，隨著數(shù)據(jù)傳輸速度的提高，怎樣保持低功耗也成為人們關(guān)注的一個(gè)焦點(diǎn)。為此，迫切需要尋求新的I/O接口電路來解決當(dāng)今所面臨的嚴(yán)重問題。基于串行接口技術(shù)的低壓差分信號傳輸技術(shù)(LVDS：Low VoltageDiffe

2、rential Signaling)便是解決當(dāng)今普通并行I/O接口問題的一種新技術(shù)，它采用數(shù)據(jù)串行化差分信號傳輸方式，可以有效地降低噪聲和低電磁干擾，還具有低功耗、低噪聲、低成本等優(yōu)點(diǎn)。 本論文基于ANSI/TIA/EIA-644和IEEE P1596.3標(biāo)準(zhǔn)，對LVDS接口電路的發(fā)送電路的原理和結(jié)構(gòu)進(jìn)行了研究，對LVDS的優(yōu)點(diǎn)進(jìn)行了分析和總結(jié)。在此基礎(chǔ)上，根據(jù)LVDS發(fā)送電路的各個(gè)部分的功能將整個(gè)發(fā)送電路分為并串轉(zhuǎn)換、緩沖電路

3、、基準(zhǔn)源以及LVDS驅(qū)動(dòng)電路四個(gè)核心模塊。 并串轉(zhuǎn)換電路設(shè)計(jì)，采用共柵輸入控制結(jié)構(gòu)來實(shí)現(xiàn)了高速時(shí)鐘的分頻。 緩沖電路的目的在于數(shù)據(jù)從單端向差分信號轉(zhuǎn)變，同時(shí)增加傳輸數(shù)據(jù)的驅(qū)動(dòng)能力，用數(shù)模混合設(shè)計(jì)。 基準(zhǔn)源電路是模擬電路，其設(shè)計(jì)對工藝和溫度特性要求非常高，本文對該部分進(jìn)行深入研究，并分析不同結(jié)構(gòu)的基準(zhǔn)源的實(shí)現(xiàn)方法，以及它們的優(yōu)點(diǎn)和缺點(diǎn)，采用閾值電壓補(bǔ)償技術(shù)實(shí)現(xiàn)了非常高精度的基準(zhǔn)源。 LVDS驅(qū)動(dòng)電路是數(shù)模