高速LVDS收發(fā)器的研究與設計.pdf

1、低壓差分信號LVDS（Low Voltage Differential Signal）是一種用于高速信號傳輸?shù)膰H通用接口標準。LVDS 因具有高速度、低功耗、低噪聲、低成本等優(yōu)點，在解決高速數(shù)據(jù)傳輸這個瓶頸問題上得到了廣泛的應用。而隨著信息技術的飛速發(fā)展，對更高數(shù)據(jù)率和長距離傳輸?shù)囊笠苍絹碓矫黠@。因此如何實現(xiàn)Gbps的數(shù)據(jù)率和幾十米的傳輸距離成了LVDS 傳輸?shù)囊粋€新的技術難點和研究熱點。 在這樣的背景下，本項目對數(shù)據(jù)率2G

2、bps、傳輸距離達10m的LVDS 收發(fā)器進行了研究設計。項目的目的是設計一個內(nèi)置PLL和帶隙的符合以上要求的LVDS 收發(fā)器芯片。 本文對其驅(qū)動器和接收器進行了深入的研究。在驅(qū)動器電路設計中使用共模反饋保證其差模輸出電平符合LVDS 標準；在偏置電路部分采用一種高穩(wěn)定性CMOS工藝的帶隙基準電壓源電路，并引入CMOS工藝的低壓降線性穩(wěn)壓器給芯片提供穩(wěn)定標準電源；接收器部分的前端電路設計中，本文在分析信號的傳輸特性基礎上深入地研