

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter,UART)是一種能同時支持短距離和長距離數據傳輸的串行通信接口,被廣泛應用于微機和外設之間的數據交換。像8251、NS8250、NS16550等都是常用的UART芯片,但是這些專用的串行接口芯片的缺點是數據傳輸速率比較慢,難以滿足高速率數據傳輸的場合,而更重要的就是它們都具有不可移植性,因此要利用這些芯片來實現PC機和FPGA芯片之間
2、的通信,勢必會增加接口連線的復雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優(yōu)勢,提出了一種基于FPGA芯片的嵌入式UART設計方法,其中主要包括狀態(tài)機的描述形式以及自頂向下的設計方法,利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊,之后將其集成到FPGA芯片的內部,這樣不僅能解決傳統(tǒng)UART芯片的缺點而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。 本
3、課題所設計的LIART支持標準的RS-232C傳輸協(xié)議,主要設計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數據緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數據幀長度以及奇偶校驗方式,還有多種中斷源、中斷優(yōu)先級、較強的抗干擾數據接收能力以及芯片內部自診斷的能力,模塊內分開的接收和發(fā)送數據緩沖寄存器能實現全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數據緩沖區(qū)FIFO,采用兩種可選擇的數據緩沖模式
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 通用異步收發(fā)器設計課程設計報告
- 基于FPGA技術的HDLC幀收發(fā)器的設計與實現.pdf
- 通用異步接收發(fā)送器的設計.pdf
- 基于framework的收發(fā)器開發(fā)平臺設計.pdf
- 基于GSM網絡的SM通訊收發(fā)器的設計.pdf
- 高速VML收發(fā)器的研究與設計.pdf
- 高速CAN收發(fā)器的設計與研究.pdf
- 高速LVDS收發(fā)器的研究與設計.pdf
- 高性能收發(fā)器的研究與設計.pdf
- 基于soc應用的usb2.0收發(fā)器ip設計
- 光纖收發(fā)器原理
- 高速總線收發(fā)器的研究.pdf
- 通用異步接收發(fā)送器外文翻譯
- 基于電色散補償的10Gbps光纖收發(fā)器的設計.pdf
- 千兆單模光纖收發(fā)器
- LIN總線收發(fā)器電路的研究與設計.pdf
- USB收發(fā)器宏單元數字部分的設計.pdf
- LVDS高速數據收發(fā)器的研究與設計.pdf
- CAN總線收發(fā)器電路的設計與研究.pdf
- 高速CMOS LVDS收發(fā)器IP核設計.pdf
評論
0/150
提交評論