調(diào)制域分析儀關(guān)鍵技術(shù)——組件電路設(shè)計與研制.pdf_第1頁
已閱讀1頁，還剩67頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、調(diào)制域反映的是信號頻率隨時間的調(diào)制，在通信，電子戰(zhàn)系統(tǒng)等多領(lǐng)域有著廣泛的應(yīng)用。本教研室上一屆師兄研制出的第一版瞬時測頻組件當時采用的時基為50MHz脈沖，整個系統(tǒng)是由一塊CPLD和一塊FPGA構(gòu)成，前者負責接口部分實現(xiàn)，后者負責計數(shù)以及存儲RAM操作，但是這種低速時基同時也限制了可測量頻率的范圍。此次課題在第一版瞬時測頻組件的基礎(chǔ)上增添了ECL高速計數(shù)部分，它用來對高速脈沖進行分頻并采用時基脈沖為500MHz以達到提高可測量頻率的范圍。

2、 在硬件方面，本文提出了由高集成度FPGA，高速計數(shù)IC，并行接口組成的瞬時測頻組件。在整個系統(tǒng)設(shè)計實現(xiàn)中，接口部分和測頻部分需要大量的數(shù)字邏輯設(shè)計，這就可以充分利用FPGA中豐富的邏輯資源以及宏單元IP核模塊，如鎖相環(huán)PLL，RAM塊等。本系統(tǒng)實現(xiàn)上，存儲器設(shè)計采用FPGA片內(nèi)存儲器，片內(nèi)存儲器的大小可以根據(jù)系統(tǒng)需要隨時進行設(shè)置。接口實現(xiàn)是通過并行接口實現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統(tǒng)工作的控制

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論