基于AVS的變字長(zhǎng)解碼器的設(shè)計(jì)及其FPGA驗(yàn)證.pdf

1、隨著多媒體信息技術(shù)的發(fā)展，數(shù)字信息技術(shù)和通信技術(shù)的迅速提高，對(duì)多媒體視頻壓縮圖像的要求越來越高。AVS-作為我國第一個(gè)擁有自主知識(shí)產(chǎn)權(quán)的音視頻編解碼標(biāo)準(zhǔn)應(yīng)運(yùn)而生，AVS（Audio Video coding Standard）是我國具備自主知識(shí)產(chǎn)權(quán)的第二代信源編碼標(biāo)準(zhǔn)，是《信息技術(shù)先進(jìn)音視頻編碼》系列標(biāo)準(zhǔn)的簡(jiǎn)稱。2006年2月底，AVS標(biāo)準(zhǔn)被正式批準(zhǔn)為數(shù)字音視頻國家標(biāo)準(zhǔn)，并于2006年3月1日起正式實(shí)施。它與現(xiàn)今國際上最先進(jìn)的視頻編碼標(biāo)

2、準(zhǔn)H.264相比，在實(shí)現(xiàn)同等壓縮性能的前提下，其計(jì)算復(fù)雜度有明顯的降低。因此研究基于AVS的視頻編解碼器是對(duì)我國自主知識(shí)產(chǎn)權(quán)視頻標(biāo)準(zhǔn)的一個(gè)有力支持。 雖然AVS視頻編碼標(biāo)準(zhǔn)復(fù)雜度較H.264有所降低，但用軟件實(shí)現(xiàn)解碼仍然很難達(dá)到實(shí)時(shí)解碼的效果，這是因?yàn)檐浖獯a基本是對(duì)碼流的順序解碼，其各個(gè)功能模塊是順序工作的；而硬件解碼器的最突出的優(yōu)點(diǎn)就是各個(gè)模塊的并行工作，因此硬件解碼器能夠很好的解決實(shí)時(shí)解碼的難題。本文設(shè)計(jì)的變字長(zhǎng)解碼器就是

3、AVS硬件解碼器的一個(gè)重要的功能部件，由于變字長(zhǎng)解碼器位于整個(gè)解碼器的第一級(jí)，它的解碼速度一定程度上決定了整個(gè)解碼器的速度，因此本文結(jié)合變字長(zhǎng)解碼器的這一特點(diǎn)，采用適當(dāng)加入FIFO的方法構(gòu)成流水結(jié)構(gòu)，同時(shí)盡量減少VLD各子模塊的運(yùn)行節(jié)拍，使得整個(gè)系統(tǒng)的運(yùn)行速度大大提高。本設(shè)計(jì)已通過了FPGA驗(yàn)證，結(jié)果表明，該設(shè)計(jì)能夠滿足AVS標(biāo)準(zhǔn)清晰度視頻實(shí)時(shí)解碼的要求。 本文設(shè)計(jì)的支持AVS標(biāo)準(zhǔn)的變字長(zhǎng)解碼器結(jié)構(gòu)具有以下突出特點(diǎn)：（1）在功能

4、方面：支持AVS標(biāo)準(zhǔn)，能夠完成AVS標(biāo)準(zhǔn)的變字長(zhǎng)碼字的解析；（2）在結(jié)構(gòu)方面：恰當(dāng)?shù)氖褂肍IFO，使整個(gè)變字長(zhǎng)解碼中各個(gè)功能模塊能夠并行工作；（3）在存儲(chǔ)空間方面：在正確解碼的前提下，盡量節(jié)省使用FPGA內(nèi)存空間；（4）在解碼速度方面：由于在整個(gè)結(jié)構(gòu)中適當(dāng)加入了FIFO，使模塊與模塊之間能夠進(jìn)行流水操作，提高了整體速度。 本論文深入研究了AVS視頻編解碼算法中的熵編解碼算法和硬件系統(tǒng)開發(fā)的一般過程。在該研究學(xué)習(xí)和開發(fā)過程中，主要

5、做了以下幾項(xiàng)工作： （1）對(duì)AVS標(biāo)準(zhǔn)進(jìn)行分析，并針對(duì)AVS變字長(zhǎng)解碼器部分的算法進(jìn)行分析研究，找出最佳的實(shí)現(xiàn)方法。 （2）根據(jù)AVS變字長(zhǎng)碼字的特點(diǎn)進(jìn)行各部分功能劃分，得出整體架構(gòu)框圖。 （3）對(duì)整體架構(gòu)中的各個(gè)子模塊進(jìn)行設(shè)計(jì)，用硬件描述語言verilog對(duì)各子模塊進(jìn)行描述，并對(duì)各子模塊進(jìn)行了仿真與驗(yàn)證。 （4）將變字長(zhǎng)解碼器所有子模塊進(jìn)行聯(lián)合調(diào)試，仿真與驗(yàn)證，并將驗(yàn)證結(jié)果與AVS標(biāo)準(zhǔn)C代碼rm52j產(chǎn)生的結(jié)果