基于RISC體系結(jié)構(gòu)的處理器設(shè)計(jì)與RTL級(jí)實(shí)現(xiàn).pdf

1、處理器設(shè)計(jì)和實(shí)現(xiàn)屬于高復(fù)雜度和高科技含量的核心技術(shù)，一向都只為少數(shù)幾個(gè)國(guó)家的少數(shù)幾個(gè)公司和實(shí)驗(yàn)室所掌握。在這樣的一種背景下，探索并總結(jié)出一套處理器設(shè)計(jì)和實(shí)現(xiàn)的合理方案，就顯得意義重大。本文正是試圖完成這樣一個(gè)工作。 本文從研究一個(gè)32位RISC處理器的流水線設(shè)計(jì)方案入手，首先通過(guò)分析指令的具體行為反推出一個(gè)流水線整體設(shè)計(jì)方案，然后解決引入流水線帶來(lái)的結(jié)構(gòu)相關(guān)，數(shù)據(jù)相關(guān)和控制相關(guān)，再通過(guò)引入cache和TLB來(lái)達(dá)到通過(guò)一個(gè)流水周期

2、完成訪存操作的目的。通過(guò)對(duì)處理器前端的PC(程序計(jì)數(shù)器)模塊，分支預(yù)測(cè)模塊，取指和譯碼模塊等作出設(shè)計(jì)調(diào)整，并引入寄存器重命名，ROQ(重排序隊(duì)列)，BRQ(分支轉(zhuǎn)移隊(duì)列)以及發(fā)射隊(duì)列等模塊，將設(shè)計(jì)過(guò)渡到超標(biāo)量階段，并給出完整的超標(biāo)量設(shè)計(jì)框圖。整個(gè)設(shè)計(jì)過(guò)程遵循由簡(jiǎn)單到復(fù)雜、逐步增加功能模塊和逐步求精的原則。在此基礎(chǔ)上，給出了一個(gè)32位流水線RISC處理器的RTL實(shí)現(xiàn)方案。這包括內(nèi)存模塊的實(shí)現(xiàn)細(xì)節(jié)、CPU模塊內(nèi)部各部分的實(shí)現(xiàn)細(xì)節(jié)以及內(nèi)存與C