版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、在現(xiàn)在的各種應(yīng)用SoC系統(tǒng)中,由于系統(tǒng)的高性能、低功耗、低成本要求,一定會(huì)把數(shù)模轉(zhuǎn)換器(ADC)模塊作為一個(gè)必不可少的組成部分和其他的模擬模塊以及數(shù)字模塊一起集成于一塊芯片上,這已經(jīng)是種必然的趨勢(shì)。正是由于這個(gè)原因,一種能夠與數(shù)字工藝兼容的ADC的設(shè)計(jì)就變得很必要。SARADC是一種常見的ADC的結(jié)構(gòu),由于其本身的小尺寸低功耗的特點(diǎn),非常適合應(yīng)用于SoC系統(tǒng)。本文設(shè)計(jì)的就是這樣一個(gè)應(yīng)用于SoC系統(tǒng)的,能夠面向觸摸屏應(yīng)用的ADC模塊。它基
2、于TSMC 0.18um的1P5M工藝,總共包括了模擬電路中的比較器電路、DAC電路、觸摸屏驅(qū)動(dòng)電路,輸入通道選擇電路以及數(shù)字電路的移位邏輯控制電路和時(shí)鐘頻率轉(zhuǎn)換電路。針對(duì)高速低功耗抖動(dòng)要求,本文給出一種電流按比例縮放結(jié)構(gòu)的DAC結(jié)構(gòu),并采用溫度碼和二進(jìn)制碼的分段組合,在明顯提高DAC的精度,降低電路的失配和毛刺現(xiàn)象的同時(shí)減小芯片的面積和功耗。同時(shí)給出了一種一級(jí)預(yù)放大鎖存結(jié)構(gòu)的比較器,不僅滿足速度要求而且回饋噪聲比較小。最后還給出了一種
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 12位帶數(shù)字校準(zhǔn)的saradc設(shè)計(jì)與實(shí)現(xiàn)
- 適用于生物電信號(hào)檢測(cè)的12位超低功耗SARADC設(shè)計(jì).pdf
- 基于FPGA的SoC系統(tǒng)設(shè)計(jì).pdf
- SoC驗(yàn)證系統(tǒng)的設(shè)計(jì).pdf
- 基于FPGA的SoC測(cè)試驗(yàn)證系統(tǒng)設(shè)計(jì).pdf
- 基于SoC FPGA的視頻傳輸系統(tǒng)設(shè)計(jì).pdf
- 基于WISHBONE總線的8051SOC系統(tǒng)設(shè)計(jì).pdf
- 基于SoC的邊界掃描測(cè)試硬件系統(tǒng)的設(shè)計(jì).pdf
- 基于SOC的圖像匹配系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于ARM926EJ-S的SoC系統(tǒng)設(shè)計(jì).pdf
- 基于CMOS 12位流水線ADC的設(shè)計(jì).pdf
- 基于SoC的視覺假體圖像處理系統(tǒng)的設(shè)計(jì).pdf
- 基于SOC的數(shù)據(jù)網(wǎng)安全管理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于5.8ghzdsrcetc收發(fā)系統(tǒng)的低功耗saradc和全集成rssi設(shè)計(jì)
- 基于OVM的SoC功能驗(yàn)證系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的SOC視頻子系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于SystemC的SOC系統(tǒng)級(jí)建模設(shè)計(jì)的研究與應(yīng)用.pdf
- 基于SoC的加密IP核的測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于SOC Encounter的32位CPU雙界面卡芯片后端設(shè)計(jì)的研究和實(shí)現(xiàn).pdf
- 基于SoC方法的TPM設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論