無(wú)線(xiàn)傳感器網(wǎng)絡(luò)專(zhuān)用微處理器設(shè)計(jì)與實(shí)現(xiàn).pdf

1、無(wú)線(xiàn)傳感器網(wǎng)絡(luò)(WSN)高速發(fā)展,通用的微處理器和微控制器已經(jīng)不能滿(mǎn)足無(wú)線(xiàn)傳感器網(wǎng)絡(luò)節(jié)點(diǎn)主控芯片低功耗低成本的要求。為了掌握無(wú)線(xiàn)傳感器網(wǎng)絡(luò)的核心技術(shù),建立擁有自主知識(shí)產(chǎn)權(quán)的傳感器網(wǎng)絡(luò)軟硬件平臺(tái),推動(dòng)我國(guó)無(wú)線(xiàn)傳感器網(wǎng)絡(luò)技術(shù)的發(fā)展。急需開(kāi)發(fā)出針對(duì)無(wú)線(xiàn)傳感器網(wǎng)絡(luò)應(yīng)用的微處理器。本論文在研究嵌入式微處理器架構(gòu)的基礎(chǔ)上,參考EM78815指令系統(tǒng),設(shè)計(jì)了一款基于RISC架構(gòu)的8位專(zhuān)用微處理器。設(shè)計(jì)中采用了先進(jìn)的流水線(xiàn)技術(shù)、讀寫(xiě)總線(xiàn)分離的哈佛總線(xiàn)技

2、術(shù)、先行控制技術(shù)和先進(jìn)的中斷系統(tǒng)。并用FPGA實(shí)驗(yàn)板對(duì)該微處理器進(jìn)行了功能測(cè)試。最后采用中芯國(guó)際180納米工藝進(jìn)行流片。
　　論文深入研究了針對(duì)無(wú)線(xiàn)傳感器網(wǎng)絡(luò)應(yīng)用微處理器的低功耗低成本實(shí)現(xiàn)。采用VerilogHDL自頂向下的正向設(shè)計(jì)方法,通過(guò)可綜合的RTL代碼完成MCU系統(tǒng)的設(shè)計(jì)和測(cè)試臺(tái)代碼的編寫(xiě)。從系統(tǒng)規(guī)格的制定、各功能模塊的設(shè)計(jì)到電路綜合,設(shè)計(jì)的各個(gè)環(huán)節(jié)都研究了它們的低功耗低成本設(shè)計(jì)方法。實(shí)驗(yàn)表明,基于該處理器構(gòu)建的無(wú)線(xiàn)傳感器