1024位RSA算法的VLSI實(shí)現(xiàn).pdf

1、求解兩個(gè)大素?cái)?shù)的乘積在計(jì)算上非常容易，而要分解兩個(gè)大素?cái)?shù)的積求出它的因子則是世界上公認(rèn)的數(shù)學(xué)難題。RSA算法正是一種基于大數(shù)因子分解的算法。RSA算法在數(shù)據(jù)加密和數(shù)字簽名技術(shù)作為保證信息安全的重要手段己得到了廣泛的應(yīng)用。從1978年開(kāi)始，RSA算法的研究十分繁多，已取得的成果主要集中在Montgomery模乘算法的改進(jìn)方面。但隨著SoC設(shè)計(jì)方法的興起，將RSA算法融入SoC中將是一個(gè)非常有益的嘗試。本文給出了RSA算法從系統(tǒng)級(jí)建模、RT

2、L級(jí)實(shí)現(xiàn)、FPGA驗(yàn)證到易于轉(zhuǎn)換成ASIC的設(shè)計(jì)綜合的完整流程，為相關(guān)的設(shè)計(jì)提供了寶貴經(jīng)驗(yàn)。 現(xiàn)代芯片設(shè)計(jì)的關(guān)鍵有兩個(gè)方面，一是設(shè)計(jì)周期，二是芯片性能。而RSA算法實(shí)現(xiàn)的多樣性和復(fù)雜性，大大限制了RSA算法的設(shè)計(jì)周期和運(yùn)算速度。 在縮短設(shè)計(jì)周期方面，本文介紹了一種基于系統(tǒng)級(jí)算法的快速成型實(shí)現(xiàn)流程。從一個(gè)好的構(gòu)思到芯片的誕生，其研發(fā)過(guò)程刻不容緩。在系統(tǒng)級(jí)設(shè)計(jì)階段確定RSA的實(shí)現(xiàn)算法并對(duì)其有效評(píng)估及優(yōu)化，為以后的RTL級(jí)設(shè)計(jì)

3、節(jié)約大量時(shí)間，也為最終能否流片提供了指導(dǎo)，有關(guān)方法已撰寫成論文“一種基于系統(tǒng)級(jí)算法的芯片快速成型設(shè)計(jì)流程”。 在提高芯片性能方面，本文提出了基于流水線、查找表技術(shù)，并帶有CSA、CLA結(jié)構(gòu)的Montgomery模乘改進(jìn)算法，較大地提高了RSA核心運(yùn)算速度及整體運(yùn)算速度。利用Synopsys的綜合工具，采用SMIC的0.18μm的工藝庫(kù)對(duì)設(shè)計(jì)進(jìn)行了綜合。在自行設(shè)計(jì)的FPGA測(cè)試系統(tǒng)中，時(shí)鐘頻率為100MHz時(shí)，測(cè)得1024位RSA