小面積RSA硬件加密引擎的VLSI設計.pdf

1、非對稱密鑰算法被廣泛應用于數(shù)據(jù)加密和數(shù)字簽名等領域，而在眾多非對稱密鑰算法中，RSA是目前公認的最為成熟和完善的算法。但因其算法的復雜性，硬件實現(xiàn)開銷一直較大，無法滿足嵌入式系統(tǒng)這類資源受限環(huán)境應用中對成本與功耗的要求。針對此，本論文設計了一種應用于資源受限環(huán)境下的小面積RSA硬件加密引擎，并予以ASIC實現(xiàn)。
　　 本論文首先深入分析了RSA的各種實現(xiàn)算法，比較了它們在面積、性能上的優(yōu)劣，進而在兼顧實現(xiàn)面積和加密速度的原則下采

2、用改進的基2 Montgomery模乘算法和“平方-和-乘”算法作為模乘和模冪的實現(xiàn)算法，設計并實現(xiàn)了RSA硬件加密引擎。
　　 在加密引擎的設計中，提出采用256位數(shù)據(jù)寬度處理的方式代替?zhèn)鹘y(tǒng)的1024位數(shù)據(jù)寬度處理，通過折疊數(shù)據(jù)通道，精簡電路結(jié)構(gòu)，并使用片內(nèi)SRAM，減小實現(xiàn)面積；另外，將RSA核心模塊中的4輸入加法運算，用優(yōu)化的進位保存加法器實現(xiàn)，通過優(yōu)化關鍵路徑延遲，提高最高工作頻率。
　　 本論文實現(xiàn)了小面積RS