RSA和AES混合加密算法的電路設(shè)計.pdf

1、隨著互聯(lián)網(wǎng)技術(shù)的發(fā)展，數(shù)據(jù)信息的傳播方式日趨復(fù)雜，信息安全問題也隨著信息技術(shù)的發(fā)展而增多。因此，信息加密技術(shù)在信息安全的防護(hù)中扮演的角色越來越突出。在現(xiàn)代密碼學(xué)中，高級加密標(biāo)準(zhǔn)(Advanced Encryption Standard, AES)作為對稱加密算法具有處理速度快的優(yōu)點，而RSA(Rivest Shamir Adleman)加密算法作為非對稱加密算法具有密鑰管理方便的優(yōu)勢。本文研究了一種基于兩者的混合加密算法的實現(xiàn)方法，并完

2、成了該混合算法的硬件電路設(shè)計。
　　本文研究的混合加密算法兼具AES和RSA加密算法的雙重優(yōu)勢:加密速度快和密鑰管理方便?；旌霞用芩惴ㄓ布Y(jié)構(gòu)主要包括:AES算法電路、RSA算法電路以及編解碼電路。其中，本文的AES算法電路可以支持128比特、192比特和256比特三種不同長度的密鑰，采用基于流水線結(jié)構(gòu)的電路對數(shù)據(jù)完成加密，提高了數(shù)據(jù)的加解密速度;RSA算法的硬件電路采用循環(huán)運算的結(jié)構(gòu)完成，減小了硬件電路的面積;編解碼電路完成的功

3、能是將AES密鑰轉(zhuǎn)換為1024比特。另外，編解碼電路中還包括了時鐘電路，因為AES與RSA加密算法的硬件電路使用不同的時鐘，所以本文使用時鐘電路完成了對時鐘的分頻和選擇功能，使得RSA的硬件電路時鐘頻率比AES低4或16倍。
　　本文完成了RSA和AES混合加密算法的硬件電路設(shè)計，并采用基于UVM(Universal VerificationMethodology)的驗證平臺完成了模塊級和系統(tǒng)級的功能驗證。本設(shè)計使用Xilinx公