基于IDDT信息的RFIC管級故障建模與測試矢量研究.pdf

1、射頻集成電路(RFIC，radio frequency integrated circuits)在近十年內得到廣泛重視,并在無線通信領域取得快速發(fā)展，成為研究的重點和熱點。對RFIC的測試理論和測試方法,以及測試中CMOS射頻集成電路關鍵的FET管級故障影響因素進行研究,具有重要的實踐意義。
　　本文通過對影響整個CMOS射頻集成電路性能的關鍵器件的場效應管（FET）建立故障模型。提取 FET管的內部參數(shù)，建立正確的高頻 FET小

2、信號模型。用PSpice在放大電路中測試結果表明該模型符合實驗要求。在PSpice下模擬FET管級參數(shù)故障、短路故障、開路故障,分別在輸入端輸入不同的波形激勵，如方波、正弦波、三角波等進行測試。在電路的饋電端所產(chǎn)生的總的電路的動態(tài)電流便是待測電路中各故障點電流的和。分析在各種波形激勵下，通過饋電端所采集到的數(shù)據(jù)，用時域峰峰值和動態(tài)電流平均值差別法來判定哪種波形能使故障最明顯,從而達到對FET管級各種故障的分析和測試。
　　結果表明