2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩58頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、本文設(shè)計(jì)了一種低功耗LVDS(Low Voltage Differential Signaling)收發(fā)集成電路。對比于傳統(tǒng)的發(fā)送電路,本次設(shè)計(jì)了片內(nèi)集成的共模反饋控制和邏輯使能控制,同時(shí)為了提高該電路的工作速度,還設(shè)計(jì)了一個(gè)電流補(bǔ)償電路來改善輸出的時(shí)延特性,使得其最高工作速率能達(dá)到622Mb/s。而在接收電路方面,該設(shè)計(jì)解決了傳統(tǒng)LVDS接收電路在共模信號輸入增大時(shí)性能不能滿足要求的問題。另外,該接收電路還支持失效保護(hù)(failsaf

2、e)功能和三態(tài)輸出功能。HSPICE仿真表明該LVDS接收電路在寬的共模輸入電壓范圍(0.1-2.4V)及低達(dá)100mV的差模輸入信號條件下均能穩(wěn)定工作。在400Mb/s的最高工作頻率下,靜態(tài)工作電流僅為1.2mA。該收發(fā)電路的各項(xiàng)設(shè)計(jì)指標(biāo)參照了部分商業(yè)芯片的數(shù)據(jù)手冊,并且在各種工藝、溫度、電源Eglti變化下均能穩(wěn)定工作,仿真性能接近并部分超過一些商用芯片。目前該收發(fā)一體芯片已經(jīng)通過華潤上華科技有限公N(CSMC)0.5umCMOS多

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論