基于FPGA的DSP系統(tǒng)定點(diǎn)化過(guò)程中的自動(dòng)化功耗分析.pdf

1、隨著依賴電池的無(wú)線通信系統(tǒng)和個(gè)人電腦計(jì)算設(shè)備的廣泛應(yīng)用，低功耗已經(jīng)成為數(shù)字信號(hào)處理設(shè)計(jì)的關(guān)鍵問(wèn)題。因此，集成電路設(shè)計(jì)師在整個(gè)設(shè)計(jì)過(guò)程中，不僅要考慮他們的決定對(duì)速度和面積性能的影響，還必須考慮對(duì)功耗的影響。
　　低功耗設(shè)計(jì)大致分為系統(tǒng)級(jí)、行為級(jí)、RTL級(jí)、邏輯級(jí)、版圖級(jí)五個(gè)層次。按照自頂向下的電路設(shè)計(jì)方法，在不同設(shè)計(jì)層次上對(duì)功耗進(jìn)行優(yōu)化時(shí)，改善的程度是不同的，設(shè)計(jì)層次越高，優(yōu)化所能達(dá)到的效果越好。關(guān)于VLSL功耗估計(jì)方法和EDA工具

2、較多，本文是針對(duì)可編程邏輯而有所不同，本文介紹了FPGA的結(jié)構(gòu)和基于FPGA的開(kāi)發(fā)工具，研究和分析了低功耗設(shè)計(jì)的背景、功耗的組成和降低功耗的方法途徑，對(duì)各個(gè)層次的低功耗設(shè)計(jì)技術(shù)進(jìn)行了研究和分析，并給出了FPGA的功耗優(yōu)化技術(shù)。
　　本論文將DSP系統(tǒng)級(jí)算法的定點(diǎn)化作為功耗優(yōu)化的主要研究對(duì)象，介紹了定點(diǎn)化的一般流程和轉(zhuǎn)換工具，并重點(diǎn)闡述了一種保證精度的快速位寬優(yōu)化方法。
　　本論文提出了一種基于Xilinx FPGA的DSP系