糾錯碼的ASIC設計及低功耗設計研究.pdf

1、近年來，數字通訊系統(tǒng)中對數據傳輸以及存儲系統(tǒng)的要求與日俱增，數據傳輸的距離越來越遠、范圍越來越廣，傳輸速率也越來越快，這種情況下，信道編碼作為一種在不增加傳輸功率的情況下有效降低誤碼率的方式，其重要性也愈顯重要。 作為一種前向糾錯碼，Turbo碼能夠在編碼長度比較長的情況下得到接近香農極限的糾錯性能，自提出之后，己成為信道編碼研究的熱點，并廣泛應用于光通信、有線通信和移動通信中。在移動通信應用中，功耗是譯碼器硬件實現時關注的一個

2、重要問題。因此，Turbo碼的低功耗研究對于移動通訊系統(tǒng)尤其是第三代移動通訊系統(tǒng)是一個重要的研究課題。 軟輸出的Viterbi算法為Turbo碼SOVA譯碼的重要組成部分。CDMA IS-95標準和WCDMA 3GPP標準將卷積碼作為實時要求較高業(yè)務的信道糾錯編碼，使高速Viterbi譯碼器成為移動通信系統(tǒng)的重要組成部分。另一方面，隨著對數據傳輸可靠性的要求的不斷提高，卷積碼約束長度也在不斷增加，使得Viterbi譯碼器的硬件復

3、雜度呈指數增長，實現難度加大。因此，在滿足高速的要求下實現Turbo譯碼器、Viterbi譯碼器的集成化和低功耗，成為現今糾錯譯碼研究的一個重要方向。 本文針對Turbo碼的低功耗實現進行了研究，分析比較了Turbo碼現行的四種算法，與功耗結合闡述了各個算法的利弊；總結了降低Turbo碼功耗現行的六種方法。本文還對約束度為9的Viterbi算法進行了研究，并在分析了Viterbi算法的性能和原理的基礎上，設計了面向ASIC實現的