軟件無線電接收機(jī)中信道化模塊的研究.pdf

1、軟件無線電這一革命性的概念提出于上個(gè)世紀(jì)90年代,其應(yīng)用的廣度和深度都在不斷擴(kuò)展和深化?，F(xiàn)代軍事通信技術(shù)的發(fā)展對無線電接收機(jī)提出了越來越高的要求。隨著抗干擾通信體制的廣泛應(yīng)用,實(shí)現(xiàn)全概率信道化接收機(jī)是非常需要的。本課題結(jié)合項(xiàng)目的要求,實(shí)現(xiàn)了軟件無線電接收機(jī)中的關(guān)鍵模塊——信道化模塊,用于基帶復(fù)數(shù)字信號(hào)(I/Q兩路)的信道化處理。分析、比較了軟件無線電接收模塊的幾種算法模型的優(yōu)缺點(diǎn),并選擇了復(fù)信號(hào)的信道化接收模塊算法模型作為本課題的理論依

2、據(jù)。在分析、比較了幾種濾波器設(shè)計(jì)方法的優(yōu)缺點(diǎn)的基礎(chǔ)上,采用最佳等波紋逼近法設(shè)計(jì)了原型低通濾波器。針對原算法模型存在的問題,提出了復(fù)信號(hào)信道化接收模塊改進(jìn)算法模型。施加不同的輸入激勵(lì),對此算法模型進(jìn)行了仿真和分析,證明了此改進(jìn)算法模型的正確性和實(shí)用性。在算法模型確定之后,接下來就需要選擇合適的硬件平臺(tái),實(shí)現(xiàn)所需要的信道化接收模塊。針對信道數(shù)量極大(達(dá)10～3量級)、信道劃分細(xì)和信道帶寬窄的實(shí)現(xiàn)難點(diǎn),采用自上而下的設(shè)計(jì)方法,進(jìn)行了合理的系統(tǒng)

3、設(shè)計(jì)與規(guī)劃,確定了系統(tǒng)的工作時(shí)鐘與工作方式,以及各個(gè)模塊的功能、時(shí)序和接口方式。使用Verilog語言,在ISE+ModelSim的平臺(tái)上,參照完整的FPGA/CPLD程序設(shè)計(jì)流程,進(jìn)行各個(gè)模塊的設(shè)計(jì)與仿真,并提出了一系列資源優(yōu)化的方案,提高了資源利用的有效性。接下來將各個(gè)模塊連接起來,完成整個(gè)系統(tǒng)的FPGA程序設(shè)計(jì)、實(shí)現(xiàn)、仿真及時(shí)序分析,并將其轉(zhuǎn)換為可下載的文件形式。在硬件系統(tǒng)的搭建過程中,給出了硬件系統(tǒng)搭建過程中一些需要考慮的問題。

4、然后利用邏輯分析儀(Agilent1670G)和混合信號(hào)示波器(Agilent54622D)對系統(tǒng)進(jìn)行整體測試,得出了信道抑制比優(yōu)于項(xiàng)目指標(biāo)、信道化成功的結(jié)論,并根據(jù)測試結(jié)果對信道化接收模塊性能進(jìn)行分析。本文的理論意義在于提出了一種新的復(fù)信號(hào)信道化接收模塊改進(jìn)算法模型,并證明了此改進(jìn)算法模型的正確性和實(shí)用性。本文的工程意義在于提出了一種高性能復(fù)信號(hào)信道化模塊(信道數(shù)量極大(達(dá)10～3量級)、信道劃分細(xì)和信道帶寬窄)的FPGA實(shí)現(xiàn)方案,此