HDLC協(xié)議在通信系統(tǒng)中的應(yīng)用及其在FPGA中的實現(xiàn).pdf

1、HDLC(高級數(shù)據(jù)鏈路控制)協(xié)議是一種面向比特的鏈路控制規(guī)程，它的一般實現(xiàn)方法為采用ASIC器件和軟件編程等。應(yīng)用ASIC器件時設(shè)計簡單、使用簡易、功能針對性強、性能可靠，適合應(yīng)用于特定用途的大批量產(chǎn)品中，但靈活性較差；軟件編程方法靈活發(fā)，但占用處理器資源多、執(zhí)行速度慢、實時性(信號的時延和同步性)不易預(yù)測；HDLC的軟件編程方法功能靈活，通過修改程序就可以適用于不同的HDLC應(yīng)用，對于多路信號的HDLC應(yīng)用，處理器的資源占用率與處理路

2、數(shù)成正比，所以，軟件HDLC一般只能用于個別路數(shù)的低速信號處理。 本論文分兩部分，第一部分利用Zarlink公司生產(chǎn)的MT8952與MT9172芯片實現(xiàn)基于HDLC協(xié)議的通信系統(tǒng)，它是為利用現(xiàn)有的雙絞線來傳輸數(shù)據(jù)而設(shè)計的。MT8952和MT9172在通信范圍為4.0km，傳輸速率為160kbit/s時的環(huán)路衰減為33dB，其中包括兩個64kbit/s的B通道和一個16kbit/s的信號D通道。D通道的信號信息格式為HDLC協(xié)議格

3、式，主要是用來傳輸控制用的信令信號，它在數(shù)據(jù)傳輸中起著非常重要的作用。這個典型應(yīng)用主要用在建立在PABX上的個人網(wǎng)絡(luò)環(huán)境中。HDLC協(xié)議控制芯片也可以作為D通道接口，用在包含多個DNIC的數(shù)字線路卡上；第二部分是利用FPGA(FieldProgrammableGateArray，現(xiàn)場可編程門陣列)來實現(xiàn)HDLC協(xié)議。由于HDLC標準的文本較多，ASIC芯片出于專用性的目的難以通用于不同版本，缺乏應(yīng)用靈活性。FPGA采用硬件技術(shù)處理信號，