基于FPGA的變碼速率調(diào)制技術(shù)研究與設(shè)計(jì).pdf

1、全數(shù)字調(diào)制技術(shù)是當(dāng)前通信領(lǐng)域研究的一個(gè)熱點(diǎn)問(wèn)題。本文以實(shí)現(xiàn)2k~2.048Mbps傳輸速率的變碼速率全數(shù)字QPSK調(diào)制器為目標(biāo)，對(duì)全數(shù)字調(diào)制器結(jié)構(gòu)、基帶成形濾波、高倍可變內(nèi)插以及基于FPGA的信號(hào)處理算法等問(wèn)題進(jìn)行了研究，編寫(xiě)了調(diào)制模塊的VHDL程序，完成了軟件環(huán)境下的驗(yàn)證調(diào)試，并設(shè)計(jì)實(shí)現(xiàn)了板級(jí)調(diào)試系統(tǒng)。
　　論文研究的重點(diǎn)是基帶成形算法和高倍可變內(nèi)插因子的內(nèi)插算法。首先從降低鄰近碼間干擾原則出發(fā)，討論了基帶成形的基本原理與升余弦

2、滾降濾波器的時(shí)頻特性，重點(diǎn)分析將理想的滾降波形g(t)數(shù)字化后對(duì)頻譜的影響，并且根據(jù)系統(tǒng)指標(biāo)，確定了各項(xiàng)參數(shù)，給出了具體的設(shè)計(jì)舉例和仿真結(jié)果。在此基礎(chǔ)上，針對(duì)成形濾波器的特點(diǎn)，研究了高效的查表結(jié)構(gòu)和多相結(jié)構(gòu)的硬件實(shí)現(xiàn)算法，并給出查表結(jié)構(gòu)的ROM表數(shù)據(jù)。之后討論了多速率信號(hào)處理的基本理論，比較了不同的內(nèi)插算法，分析了半帶濾波器和CIC內(nèi)插濾波器的計(jì)算代價(jià)、時(shí)頻性能，以及各自的抑制鏡像特性。由于CIC濾波器的通帶衰減較大，論文著重研究了CI