光纖傳輸系統(tǒng)中前向糾錯芯片的設計與實現(xiàn).pdf

1、隨著通信技術的發(fā)展，高速光網(wǎng)絡傳輸系統(tǒng)得到了越來越廣泛的應用。然而，在長距離傳輸過程中，衰減、色散、串擾對于光信號的可靠傳輸產生很大的影響。為了保證高速長距離光傳輸系統(tǒng)數(shù)據(jù)的可靠性，國際電信聯(lián)盟(ITU)在ITU-TG.975標準中，建議采用Reed-Solomon(255,239)碼作為前向糾錯(Forward Error Correction，F(xiàn)EC)碼，并建議以2.5Gb/s速率的編解碼器為基礎，并行使用多個編解碼器完成高比特傳輸

2、速度光纖系統(tǒng)的前向糾錯。 Reed-Solomon(RS)碼是Bose-Chaudhuri-Hocquenghem(BCH)碼的一個重要子類，屬于線性分組循環(huán)碼。由于RS碼的編解碼結構相對簡單，性能較好，不僅可以糾正隨機錯誤還可以糾正突發(fā)錯誤，因此在實際中作為高速光通信的前向糾錯碼得到廣泛的應用。 基于光通信系統(tǒng)對高速糾錯碼芯片的迫切需求，本課題對高速RS編解碼器的集成電路(IC)實現(xiàn)進行了研究。RS編碼器的硬件實現(xiàn)較為

3、簡單，而RS解碼器則相對復雜。本文采用基于伴隨式的時域解碼算法設計RS解碼器，主要包括伴隨式計算、解關鍵方程和糾錯輸出等模塊。其中解關鍵方程模塊實現(xiàn)的難度最大，其性能的優(yōu)劣直接關系到整個解碼器的性能。本文重點研究了速率達2.5Gb/s及10Gb/s的RS編解碼器的硬件實現(xiàn)，包括結構優(yōu)化和具體實現(xiàn)時的優(yōu)化設計。該研究對于設計擁有自主知識產權的高性能糾錯芯片具有積極意義。 本文首先討論了2.5Gb/s RS(255,239)編解碼器

4、的HDL代碼設計和結構優(yōu)化，設計了以FPGA為核心的測試實驗平臺，并在此實驗平臺上對所設計的RS(255,239)編解碼器進行了功能驗證。同時研究了基于標準單元的半定制集成電路設計方法，采用與版圖關聯(lián)的綜合方法及Synopsys Design Compiler和Avanti!Apollo等EDA工具，用ArtisanTSMC 0．18μm CMOS標準單元庫設計了2.5Gb/S RS(255,239)編解碼器芯片并通過了后仿真驗證。此外