毫米波CMOS集成接收機(jī)前端研究.pdf

1、隨著千兆比特點(diǎn)對(duì)點(diǎn)鏈接、大容量的無線局域網(wǎng)(WLAN)、短距離高速無線個(gè)人局域網(wǎng)(WPAN)和車用雷達(dá)等高速率寬頻帶通信應(yīng)用的市場(chǎng)需求不斷擴(kuò)大，設(shè)計(jì)和實(shí)現(xiàn)具有高集成度、高性能、低功耗和低成本的毫米波MMIC迫在眉睫。作為成熟的工藝，Si基CMOS具有低成本、低功耗以及能與基帶IC模塊的工藝相兼容等優(yōu)點(diǎn)，但是與GaAs相比，其在高頻性能和噪聲性能方面并不具備優(yōu)勢(shì)。然而，隨著深亞微米和納米CMOS工藝的日趨成熟，其溝道長(zhǎng)度不斷減小，截止頻率

2、fT不斷增加，設(shè)計(jì)和實(shí)現(xiàn)毫米波CMOS集成電路已成為可能。本論文對(duì)毫米波CMOS集成電路設(shè)計(jì)的關(guān)鍵技術(shù)--毫米波頻段的有源與無源器件建模做了研究，并采用TSMC 0.18μm 1P6M CMOS工藝設(shè)計(jì)實(shí)現(xiàn)了36GHz CMOS接收機(jī)前端電路。 本文首先對(duì)應(yīng)用于毫米波頻段的MOSFET、積累型MOS變?nèi)莨芎凸裁娌▽?dǎo)的建模作了詳細(xì)探討，研究其器件構(gòu)造、工作機(jī)理，提出了等效電路模型和相應(yīng)的模型參數(shù)提取方法。隨后，本文對(duì)接收機(jī)前端中的

3、主要單元電路--源極電感負(fù)反饋的差分式共源共柵低噪聲放大器、Gilbert有源雙平衡混頻器作了詳細(xì)探討。研究了低噪聲放大器的噪聲優(yōu)化方法，混頻器的工作原理、增益和線性度的改進(jìn)方法，并給出了具體的設(shè)計(jì)過程。最后，本文比較了各種無線接收機(jī)的結(jié)構(gòu)，給出了36GHz低中頻接收機(jī)的結(jié)構(gòu)。 采用MINIMOS-NT完成了MOSFET和積累型MOS變?nèi)莨艿慕?，采用HFSS和ADS完成了新型低損耗VGCPW的建模，該MOSFET模型可精確預(yù)測(cè)

4、100MHz至60GHz頻率范圍內(nèi)的不同偏置條件下的MOSFET的特性，而積累型MOS變?nèi)莨苣Ｐ秃蚔GCPW模型可在100MHz至40GHz的頻率范圍內(nèi)預(yù)測(cè)各自的高頻特性。采用Cadence SpectreRF完成了36GHz CMOS低噪聲放大器和混頻器的仿真，采用cadence Virtuoso Layout Edit完成了各單元電路和接收機(jī)前端的版圖設(shè)計(jì)，采用Diva驗(yàn)證工具完成了各單元電路的DRC和LVS驗(yàn)證。仿真結(jié)果：低噪聲放

5、大器的噪聲系數(shù)為5.3dB，增益為11.2dB，輸入三階截止點(diǎn)為-1.5dBm，輸入1dB壓縮點(diǎn)為-9.6dBm，消耗電流為24mA；混頻器的變頻增益為8.3dB，噪聲系數(shù)為9.9dB，輸入三階截止點(diǎn)為-3.3dBm，輸入1dB壓縮點(diǎn)為-12.2dBm，消耗電流為25mA；36GHz接收機(jī)前端的增益為18.8dB，噪聲系數(shù)為8.8dB，3dB帶寬為2.44GHz，輸入1dB壓縮點(diǎn)為-17.7dBm，總電流消耗為49mA，各項(xiàng)性能均達(dá)到預(yù)