嵌入式可重構(gòu)DSP體系結(jié)構(gòu)研究.pdf

1、計算結(jié)構(gòu)與應(yīng)用算法的匹配性越好，其性能和計算效率也就越高，這就要求處理器能夠根據(jù)應(yīng)用的需要而重新構(gòu)造系統(tǒng)結(jié)構(gòu)?？芍貥?gòu)計算兼有軟件的靈活性和ASIC的優(yōu)越性能，是處理器系統(tǒng)結(jié)構(gòu)一個新的發(fā)展方向。而可重構(gòu)技術(shù)和DSP處理器的結(jié)合也使得單DSP處理器性能有望得到很大提升。 本文以國家自然科學(xué)基金“可重構(gòu)計算中控制配置研究”(編號60273088)，國防“十五”預(yù)研課題(編號41308010307)和國防基礎(chǔ)研究課題(編號k180006

2、0504)為背景，對高性能可重構(gòu)DSP處理器進(jìn)行了深入研究。在完成了“控制增強型通用DSP處理器—龍騰D1”IP軟核的基礎(chǔ)上，系統(tǒng)研究了“龍騰DR”可重構(gòu)DSP處理器模型和微系統(tǒng)結(jié)構(gòu)，完成了仿真模型設(shè)計，仿真結(jié)果表明龍騰DR能夠在多個DSP算法和應(yīng)用領(lǐng)域中，提高單個DSP處理器的性能。 論文中主要工作和創(chuàng)新點如下： 1、在國防“十五”預(yù)研課題資助下，作為主要完成人之一，完成了具有自主知識產(chǎn)權(quán)的控制增強型通用DSP處理器軟

3、核—龍騰D1的設(shè)計工作。龍騰D1處理器軟核以FPGA的方式通過了驗證，并在第三方的MP3音頻系統(tǒng)中獲得應(yīng)用。龍騰D1處理器軟核映射到TSMC0.25μmCMOS工藝下，主頻超過150MHz，性能達(dá)到150MMAC，集成度為32萬晶體管。 2、根據(jù)DSP應(yīng)用的控制數(shù)據(jù)流圖特點和可重構(gòu)結(jié)構(gòu)的適應(yīng)性，提出了一種可重構(gòu)DSP處理器模型——龍騰DR。根據(jù)數(shù)據(jù)流圖所需地址產(chǎn)生流和數(shù)據(jù)計算流的不同，龍騰DR的地址產(chǎn)生單元和數(shù)據(jù)通路都可進(jìn)行重構(gòu)

4、，提高了結(jié)構(gòu)的適應(yīng)性和性能。 3、根據(jù)龍騰DR處理器模型，提出了該模型的一種微體系結(jié)構(gòu)，采用控制模式和重構(gòu)模式間切換，顯著減少了通信開銷；與主/協(xié)處理器結(jié)構(gòu)的REMARC相比，在4個DSP內(nèi)核算法運行中，性能提高14.9﹪～48.4﹪。 4、基于粗粒度可重構(gòu)結(jié)構(gòu)所需配置信息少，重構(gòu)開銷小的特點，提出了將結(jié)構(gòu)配置信息與計算數(shù)據(jù)混合放置的存儲方案。四個算法內(nèi)核計算中，在性能降低不到1﹪的代價下，免除了獨立配置存儲器和配置總線

5、開銷，大大節(jié)省了片上存儲器和連線資源。 5、提出了一種自動映射算法Stretch&Shrink，該算法將多個DSP應(yīng)用映射到龍騰DR上，功能單元利用率和存儲器帶寬利用率分別可達(dá)78.75﹪和80﹪。 6、采用國際常用內(nèi)核算法FIR、FFT、矩陣乘、二維卷積程序，對本文提出的可重構(gòu)龍騰DR處理器模型進(jìn)行了仿真評價。測得龍騰DR相對于單DSP處理器的性能加速比為8.38～15.45。評價結(jié)果表明，龍騰DR能夠高效地提高單個D