基于FPGA的EPA協(xié)議棧研究與開發(fā).pdf

1、目前，EPA協(xié)議棧的實現(xiàn)是基于ARM嵌入式處理器和μC/OS-II等嵌入式操作系統(tǒng)的。軟件實現(xiàn)方法存在時鐘同步精度不高，通信調(diào)度性能沒有充分發(fā)揮，協(xié)議棧的穩(wěn)定性也有待加強等問題。而專用EPA通信芯片的引入將很好的解決上述問題。目前芯片設計通用的方法是采用FPGA來實現(xiàn)芯片功能，完成芯片原型的開發(fā)與驗證。 本文在深入研究EPA協(xié)議的原理和硬件實現(xiàn)方法的基礎上，提出一種基于FPGA的EPA協(xié)議棧的實現(xiàn)方法。主要研究內(nèi)容及創(chuàng)新點包括以

2、下方面： 1、以ATMEL AT9111.40008微控制器和ALTERA Cyclone II FPGA為核心控制芯片，設計了一套EPA協(xié)議棧的FPGA開發(fā)平臺。并開發(fā)了基于該平臺的網(wǎng)卡AX88796L驅(qū)動程序. 2、完成了PTP時鐘同步算法設計.并提出了一種基于加權(quán)最小二乘法的從時鐘頻率自補償算法.該算法采用從時鐘頻率自補償算法解決了每兩次PTP同步之間時鐘漂移偏差逐步擴大的問題，并引入加權(quán)最小二乘法來求取頻率自補償

3、算法中的動態(tài)補償值。測試結(jié)果表明，算法的引入顯著提高了PTP的同步精度，同步精度達到lus. 3、開發(fā)了EPA通信調(diào)度算法.針對目前EPA通信調(diào)度算法軟件實現(xiàn)方法中存在的內(nèi)存資源耗費多，通信調(diào)度表搜索效率低的問題，提出了一種基于現(xiàn)場可編程邏輯門陣列(FPGA)的硬件實現(xiàn)方法.該實現(xiàn)方法采用了一種報文集中存儲，通信調(diào)度表分別構(gòu)建的策略，并在此基礎上設計了一種并行處理的調(diào)度表搜索方法。該設計方法減少了內(nèi)存資源的占有率，將報文搜索效率