R2UDP協(xié)議棧在FPGA上的設(shè)計與實現(xiàn).pdf

1、在安裝尺寸受限且計算密集的應(yīng)用場合，F(xiàn)PGA平臺具有不可替代的優(yōu)勢。一個實現(xiàn)了網(wǎng)絡(luò)協(xié)議棧的IP核可以有效地卸載CPU繁重的網(wǎng)絡(luò)負(fù)擔(dān)，其需求日益急迫。由于 TCP協(xié)議或可靠 UDP協(xié)議的計算復(fù)雜性過高，目前尚無相應(yīng)的FPGA解決方案。業(yè)界現(xiàn)有的UDP協(xié)議棧IP核，因其固有屬性不能保證通信質(zhì)量，無法滿足需要可靠數(shù)據(jù)傳輸?shù)谋姸鄳?yīng)用場合，諸如物聯(lián)網(wǎng) IoT節(jié)點，工業(yè)控制的分布式數(shù)據(jù)采集應(yīng)用，存儲陣列的 iSCSI通道，以及本實驗室提出的可堆疊存

2、儲介質(zhì)陣列方案等。鑒于這些應(yīng)用場景都是主/從（Host/Slave）式的網(wǎng)絡(luò)結(jié)構(gòu)，且節(jié)點屬性都相對穩(wěn)定，即節(jié)點所擁有的客戶端/服務(wù)器角色在生命周期內(nèi)固定不變，因此可以采用相對簡化的網(wǎng)絡(luò)傳輸協(xié)議，進(jìn)而分別簡化實現(xiàn)為IP核部署在集成電路芯片中，作為CPU的功能部件驅(qū)動使用，本項目致力于實現(xiàn)此目標(biāo)。本質(zhì)上，TCP協(xié)議或可靠UDP協(xié)議必須滿足以太網(wǎng)的對等P2P（Peer to Peer）結(jié)構(gòu)的特點，而在主從 Host/Slave結(jié)構(gòu)中，服務(wù)器的

3、從節(jié)點角色的屬性始終不會改變，因此可以根據(jù)節(jié)點屬性去除協(xié)議棧的那些不必要的部分，大大簡化后使其易于實現(xiàn)在FPGA中。
　　本論文認(rèn)真仔細(xì)地分析了TCP協(xié)議和可靠UDP協(xié)議，從協(xié)議棧中分離出相關(guān)于可靠傳輸?shù)牟糠至鞒?，并將其劃分為主?jié)點操作流程、從節(jié)點操作流程以及主/從節(jié)點兼容性的三部分內(nèi)容。其中主節(jié)點和從節(jié)點的操作流程，除了前者發(fā)送命令而后者發(fā)送狀態(tài)之外，其余包括數(shù)據(jù)傳輸和校驗部分的流程極為相近。在此基礎(chǔ)上，去除相關(guān)主/從節(jié)點兼容性

4、的部分內(nèi)容后，分別提出了主節(jié)點 IP核以及從節(jié)點 IP核的解決方案，分別部署在客戶端（主機端）和陣列服務(wù)器（設(shè)備端），形成了簡化的可靠 UDP協(xié)議?！猂2UDP的基本架構(gòu)。
　　本文設(shè)計的 R2UDP協(xié)議棧可以實現(xiàn)網(wǎng)絡(luò)數(shù)據(jù)包在傳輸過程中的握手連接、漏發(fā)重發(fā)、出錯重發(fā)、重復(fù)丟棄、流量控制等保證數(shù)據(jù)可靠性傳輸?shù)墓δ?，在對傳統(tǒng)的可靠UDP協(xié)議的控制機制的運作流程進(jìn)行相應(yīng)的改進(jìn)基礎(chǔ)上，進(jìn)一步增強了數(shù)據(jù)處理的可靠性。R2UDP協(xié)議棧以TC

5、P/IP網(wǎng)絡(luò)參考模型為基礎(chǔ)，在深入分析相關(guān)協(xié)議的基礎(chǔ)上，在 FPGA當(dāng)中采用自上而下的層次化和模塊化的設(shè)計方案，對網(wǎng)絡(luò)的各層進(jìn)行了模塊化的設(shè)計，物理層和鏈路層通過以太網(wǎng)控制器與 GMII接口和物理層芯片相連，從而實現(xiàn)物理鏈路上網(wǎng)絡(luò)數(shù)據(jù)的接收和發(fā)送功能。FPGA中的各層協(xié)議模塊彼此獨立完成本層協(xié)議的數(shù)據(jù)報文的封裝和拆封解析工作，由相應(yīng)的校驗機制來完成傳輸數(shù)據(jù)正確性的檢驗，由接收端的數(shù)據(jù)包序號檢測模塊完成數(shù)據(jù)完整性的檢驗，由狀態(tài)機控制模塊進(jìn)

6、行數(shù)據(jù)處理流程的控制，由數(shù)據(jù)通道來實現(xiàn)數(shù)據(jù)在不同層次間的傳輸。
　　在此基礎(chǔ)上，本文對Linux系統(tǒng)下運行的UDP/IP協(xié)議作了必要的簡單修改，給出了相應(yīng)的網(wǎng)絡(luò)內(nèi)核功能模塊設(shè)計，可以使傳統(tǒng)CPU作為客戶端訪問存儲陣列時，無縫對接R2UDP的設(shè)備端。
　　在FPGA上設(shè)計實現(xiàn)R2UDP協(xié)議棧，采用Xilinx公司的ISE開發(fā)工具和硬件測試平臺，經(jīng)過對R2UDP硬件協(xié)議模塊進(jìn)行分層仿真測試和板級調(diào)試驗證，本文所設(shè)計的R2UDP協(xié)