CMOS可變增益放大器的設計.pdf

1、集成電路具有體積小、可靠性高、性能好、成本低、便于大規(guī)模生產(chǎn)的特點。隨著微電子技術的發(fā)展，集成電路在軍事、通訊、醫(yī)療器械等方面得到了廣泛的應用.MOS工藝在不斷發(fā)展，電源電壓和晶體管溝道長度在不斷減小，低功耗、低成本、線性度高、寬帶以及高增益調(diào)節(jié)范圍的CMOS可變增益放大器的設計越來越重要。 本文首先介紹CMOS可變增益放大器設計的國內(nèi)外研究水平以及主要應用領域。詳細闡述了基于模擬乘法器的VGA、基于可編程跨導器的VGA、基于可

2、編程負載的VGA、基于可編程反饋的VGA以及基于可編程衰減器的VGA。結(jié)合設計擬達到的技術指標，確定采用基于可編程衰減器的VGA作為設計方案，即采用恒定增益運算放人器與可編程衰減網(wǎng)絡級聯(lián)的方式實現(xiàn)VGA。 運算放大器是本文中可變增益放大器的核心電路。本文詳細分析了各類運算放大器的結(jié)構，分析這些運算放大器的優(yōu)缺點，由此確定本文設計所采用的運算放大器結(jié)構：第一級采用差分放大電路，并采用了自偏置高擺幅電流沉設計提高輸入級的擺幅；第二級

3、采用了雙共源共柵放人電路的設計，改善了運算放大器頻率特性；第三級采用了源極跟隨器作為輸出緩沖級降低了輸出阻抗，提高了電路的驅(qū)動能力。經(jīng)過一系列理論計算以及仿真，輸入級差分放大電路、雙共源共柵放大電路、源極跟隨器等電路的設計基本達到了設計指標要求。 可編程衰減網(wǎng)絡設計中采用數(shù)字控制方式，提高了VGA電路的可靠性和控制精度。該衰減網(wǎng)絡由數(shù)字控制字發(fā)生器和R-2R衰減網(wǎng)絡以及一組MOS管開關電路組成。在設計中，借鑒數(shù)字集成電路中基于標

4、準單元的設計方法，采用硬件描述語言設計數(shù)字控制字產(chǎn)生電路，經(jīng)邏輯綜合生成相互連接的與門、與非門、或非門及非門電路。經(jīng)過功能驗證、晶體管級電路驗證后，該電路可以實現(xiàn)數(shù)字控制字的功能。 本文最后闡述了版圖設計的相關知識，并對運算放人器以及可編程衰減器進行了版圖設計。最終成功設計了一款應用于低中頻、高增益、以dB量程變化的VGA。 本設計是基于Cadence EDA平臺，采用JAZZ半導體公司的0.35μm SiGe BiCM