DVB-C調(diào)諧芯片中CMOS中頻可變?cè)鲆娣糯笃鞯脑O(shè)計(jì).pdf

1、在現(xiàn)代無線通信接收機(jī)中，通常設(shè)置有自動(dòng)增益控制電路(Automatic Gain Control，簡稱AGC)，自動(dòng)增益控制電路是通信設(shè)備，特別是通信接收設(shè)備中的重要電路模塊之一，它的作用是為了盡可能寬范圍地接收信號(hào)，通過自動(dòng)增益控制使輸出維持在一個(gè)相對(duì)恒定的幅值，從而減小后級(jí)電路的設(shè)計(jì)難度，降低電路實(shí)現(xiàn)的成本。而可變?cè)鲆娣糯笃鲉卧?Vatiable Gain Amplifier，簡稱VGA)是自動(dòng)增益控制電路中的關(guān)鍵單元，其性能決定了

2、自動(dòng)增益控制環(huán)路的性能。 本課題以數(shù)字電視接收機(jī)中的調(diào)諧芯片為依托，從AGC環(huán)路系統(tǒng)入手，首先分析了自動(dòng)增益控制電路的基本工作原理，與可變?cè)鲆娣糯笃髟贏GC環(huán)路中的地位和作用，在總結(jié)目前CMOS可變?cè)鲆娣糯笃鞯闹髁骷夹g(shù)的基礎(chǔ)上，根據(jù)數(shù)字電視調(diào)諧芯片中IF VGA的性能指標(biāo)，設(shè)計(jì)了一個(gè)用于Mixer 后中頻帶的可變?cè)鲆娣糯笃?，其增益的控制范圍?0dB，根據(jù)AGC系統(tǒng)的要求，設(shè)計(jì)其增益與控制信號(hào)成dB-線性的關(guān)系。所設(shè)計(jì)的IF V

3、GA由模擬乘法器、指數(shù)電壓生成電路和固定增益的輸出放大電路三個(gè)主要模塊組成。其中模擬乘法器是其主體電路，其功能是實(shí)現(xiàn)輸入信號(hào)與指數(shù)電壓生成電路的輸出的相乘，利用Current-Steering技術(shù)實(shí)現(xiàn)增益可變。為了實(shí)現(xiàn)AGC環(huán)路的恒定建立時(shí)間，需要使VGA的增益與控制信號(hào)之間呈現(xiàn)dB-線性的關(guān)系，從而，需要首先將控制信號(hào)轉(zhuǎn)換成為指數(shù)的形式，因此，設(shè)計(jì)了指數(shù)電壓生成電路，利用差分對(duì)的傳輸函數(shù)特性及工作在亞閾值區(qū)的MOS具有指數(shù)特性的性質(zhì)，

4、實(shí)現(xiàn)了指數(shù)轉(zhuǎn)換。為了獲得所需要的信號(hào)電平，需要對(duì)模擬乘法器的輸出進(jìn)一步放大，因此引入了一級(jí)固定增益的放大器作為IF VGA的輸出級(jí)，該輸出級(jí)采用全差分結(jié)構(gòu)，內(nèi)部采用推挽結(jié)構(gòu)和負(fù)反饋結(jié)構(gòu)，以使電路具有較好的線性度。 本設(shè)計(jì)基于Cadence仿真集成環(huán)境，基本仿真利用SpectreRF和Synopsys Hspice，而版圖的實(shí)現(xiàn)與驗(yàn)證則利用Virtuoso Composer、Diva DRC/LNS實(shí)現(xiàn)。工藝采用Character

5、ed公司的0.25μm N-wellCMOS 2p5m process。測試表明，所設(shè)計(jì)的中頻可變?cè)鲆娣糯笃鞯脑鲆婵刂品秶_(dá)到45dB，實(shí)現(xiàn)了增益與控制信號(hào)之間的dB-線性關(guān)系。-1dB帶寬的最小值為20MHz～70MHz。在30MHz～40MHz范圍內(nèi)增益波動(dòng)小于0.1dB。PldB壓縮點(diǎn)的輸出功率值達(dá)到19.5dBm。測試結(jié)果表明放大器性能與設(shè)計(jì)指標(biāo)能夠很好地吻合，可以應(yīng)用在數(shù)字有線電視接收機(jī)的中頻段以協(xié)同完成中頻段的調(diào)諧放大作用。