用FPGA實現(xiàn)8051內(nèi)核及外設(shè)I2C接口擴(kuò)展的研究.pdf

1、後旦大學(xué)學(xué)校代碼；10246學(xué)號：043052033碩士學(xué)位論文(專業(yè)學(xué)位)用FPGA實現(xiàn)踟5l內(nèi)核及外設(shè)12c接口擴(kuò)展的研究院系(所)：微電子研究院專姓業(yè)：電子與通信工程名：戴崢指導(dǎo)教師：楊蓮興副教授復(fù)凰人學(xué)碩士學(xué)位論文摘要8051處理器自誕生起近30年來，一直都是嵌入式應(yīng)用的主流處理器，不同規(guī)模的805l處理器涵蓋了從低成本到高性能、從低密度到高密度的產(chǎn)品。該處理器極具靈活性，可讓開發(fā)者自行定義部分指令，量身訂制所需的功能模塊和外設(shè)

2、接口，而且有標(biāo)準(zhǔn)版和經(jīng)濟(jì)版等多種版本可供選擇，可讓設(shè)計人員各取所需，實現(xiàn)更高性價比的結(jié)構(gòu)。如此多的優(yōu)越性使得8051處理器牢固地占據(jù)著龐大的應(yīng)用市場，因此研究和發(fā)展8051及與其兼容的接口具有極大的應(yīng)用前景。在眾多8051的外設(shè)接口中，12c總線接口扮演著重要的角色。通用的12c接口器件，如帶12c總線的RAM，RoM，AD／DA，LcD驅(qū)動器等，越來越多地應(yīng)用于計算機(jī)及自動控制系統(tǒng)中。因此，本論文的根本目的就是針對如何在8051內(nèi)核上

3、擴(kuò)展12c外設(shè)接口進(jìn)行較深入的研究。本課題項目采用可編程技術(shù)來開發(fā)8051核以及12C接口。由于8051內(nèi)核指令集相容，我們能借助在現(xiàn)有架構(gòu)方面的經(jīng)驗，發(fā)揮現(xiàn)有的大量代碼和工具的優(yōu)勢，較快地完成設(shè)計。在8051核模塊里，我們主要實現(xiàn)中央處理器、程序存儲器、數(shù)據(jù)存儲器、定時／計數(shù)器、并行接口、串行接口和中斷系統(tǒng)等七大單元及數(shù)據(jù)總線、地址總線和控制總線等三大總線，這些都是標(biāo)準(zhǔn)8051核所具有的模塊。在其之上我們再嵌入12c的串行通信模塊，采

4、用自下而上的方法，逐次實現(xiàn)一位的收發(fā)、一個字節(jié)的收發(fā)、一個命令的收發(fā)，直至實現(xiàn)12c的整個通信協(xié)議。805l核及12C總線的研究通過可編程邏輯器件和一塊外圍12C從設(shè)備TMPl01來驗證。本課題的最終目的是可編程邏輯器件實現(xiàn)的8051核成功并高效地控制擴(kuò)展的12C接口與從設(shè)備TMPl01通信。用EP2C35F672C6芯片開發(fā)的12c接口，數(shù)據(jù)的傳輸速率由該芯片嵌入8051微處理的時鐘頻率決定。經(jīng)測試其傳輸速率可達(dá)普通速率和快速速率。目