基于LowK介質(zhì)QFN銅線鍵合缺陷分析與可靠性的改善.pdf

1、隨著國際金價(jià)的不斷攀升，金線封裝的成本已經(jīng)不能滿足廣大客戶群的需求。因此新的替代材料銅自從2000年以來不斷進(jìn)入封裝產(chǎn)業(yè)。加上2009年的金融危機(jī)使得電子芯片產(chǎn)品的成本更加低廉，因此高產(chǎn)量低成本封裝成為當(dāng)前封裝產(chǎn)業(yè)發(fā)展的方向，從而銅線封裝成為更受歡迎的選擇，尤其是在一些細(xì)節(jié)距的產(chǎn)品中應(yīng)用更為廣泛，它的另一個(gè)優(yōu)點(diǎn)在于具有更好的強(qiáng)加速應(yīng)力測試可靠性能。
　　最近幾年很多國內(nèi)外論文研究銅線中焊線鍵合的優(yōu)越性。與金線鍵合相比較，其最明顯的

2、意義就在于它的廉價(jià)成本，具有良好的電性能和熱電學(xué)效應(yīng)及其可靠性。從90nm以下集成電路制造工藝開始層間結(jié)構(gòu)都采用低介電常數(shù)介質(zhì)和銅金屬層，并在介電層和銅之間添加氮化鉭或鉭阻擋層，隨著每一個(gè)新的集成電路越來越低的層間電介質(zhì)介電常數(shù)的技術(shù)節(jié)點(diǎn)和銅互連技術(shù)的發(fā)展，因此銅線鍵合對于焊盤的損傷風(fēng)險(xiǎn)，變得更加嚴(yán)峻。這些低介電常數(shù)材料和相對較低的粘附強(qiáng)度材料組成的層間介質(zhì)與銅堆疊是增加銅引線鍵合損傷風(fēng)險(xiǎn)的主要原因。然而對于低介電常數(shù)的內(nèi)在脆且晶圓較差

3、的層間粘附性，加上銅比金具有更高的機(jī)械強(qiáng)度和硬度，并且需要使用更嚴(yán)重的引線鍵合的參數(shù)（較高的力，更高的功率，較高的溫度）。加上電子打火后的銅焊球表面容易氧化，更加增強(qiáng)了其硬度，在以上因素的共同作用下，焊盤容易形成成坑，對于脆的低介電常數(shù)介質(zhì)的芯片而言，成坑的結(jié)果就是層間介質(zhì)層斷裂，致使電路短路或者斷路，最終導(dǎo)致芯片電性能失效。因此，這就成為封裝行業(yè)最大的挑戰(zhàn)。因此需要更為嚴(yán)謹(jǐn)?shù)你~線鍵合的研究。我們可以通過兩大方面對層間介質(zhì)斷層進(jìn)行優(yōu)化改

4、進(jìn)。一方面，優(yōu)化層間介質(zhì)結(jié)構(gòu)，通過對不同焊盤結(jié)構(gòu)分析總結(jié)出各自的優(yōu)缺點(diǎn)；另一方面，優(yōu)化鍵合工藝參數(shù)，本論文基于QFN封裝銅線鍵合，對55nm低介電常數(shù)芯片進(jìn)行實(shí)驗(yàn)設(shè)計(jì)，主要的研究方向就是通過了解銅線材料的固有特性，以及所使用的惰性氣體的特性，包括晶圓芯片工藝設(shè)計(jì)來實(shí)現(xiàn)降低缺陷的情況下，基于低介電常數(shù)介質(zhì)鍵合缺陷的分析。從而根據(jù)分析的結(jié)論提出相對于改善缺陷的方法，使得銅線封裝可以得到更高的良率。
　　本論文的研究方向就是通過分析這些

5、材料的鍵合環(huán)境特性以及芯片焊盤的結(jié)構(gòu)設(shè)計(jì)，進(jìn)而采用最優(yōu)材料，在最優(yōu)環(huán)境下。并通過鍵合工藝的的優(yōu)化，使得焊盤損傷概率降到最低。
　　對于改善缺陷的方法，銅線鍵合參數(shù)優(yōu)化是一種行之有效的方法，但是這種方案的有效實(shí)施，需要更可靠的材料及穩(wěn)定環(huán)境的支持，才能使其優(yōu)勢得到充分發(fā)揮，本論文著重從以下幾個(gè)方面來開展研究:1）結(jié)合現(xiàn)有工藝條件，逐步分析材料的特性，鍵合環(huán)境的特性；2）根據(jù)晶圓制造工藝的特點(diǎn)，根據(jù)大量數(shù)據(jù)的論證，總結(jié)出針對銅線鍵合的