10Gbps EPoC數(shù)字中頻關(guān)鍵技術(shù)研究與實(shí)現(xiàn).pdf

1、作為我國網(wǎng)絡(luò)設(shè)施建設(shè)發(fā)展的關(guān)鍵基礎(chǔ),加快發(fā)展電信網(wǎng)、廣播電視網(wǎng)、互聯(lián)網(wǎng)三網(wǎng)融合至關(guān)重要。三網(wǎng)融合中,為了滿足支持多業(yè)務(wù)共存、家庭內(nèi)部接入多終端、高帶寬中強(qiáng)QoS等需求,EPoC技術(shù)作為下一代廣播電視網(wǎng)的發(fā)展方向,實(shí)現(xiàn)了寬帶化改造現(xiàn)有的光纖同軸混合網(wǎng),來構(gòu)建高速雙向接入網(wǎng)。為滿足EPoC系統(tǒng)的寬帶高速傳輸需求,論文研究了10Gbps EPoC數(shù)字中頻關(guān)鍵技術(shù)。
　　論文中10Gbps EPoC數(shù)字中頻設(shè)計(jì),采用了多相濾波技術(shù)及并行D

2、DS頻率合成器技術(shù),論文對(duì)這兩種關(guān)鍵技術(shù)的設(shè)計(jì)、仿真與實(shí)現(xiàn)進(jìn)行了仔細(xì)研究與分析。論文完成的主要工作如下:
　　(1)論文結(jié)合數(shù)字中頻的多相濾波技術(shù)研究,對(duì)適用于EPoC樣機(jī)系統(tǒng)的數(shù)字中頻的數(shù)字變頻器進(jìn)行算法設(shè)計(jì)和實(shí)現(xiàn)?？偨Y(jié)出支持48MHz及192MHz兩種信號(hào)帶寬模式的數(shù)字變頻器設(shè)計(jì),設(shè)計(jì)仿真的浮點(diǎn)以及定點(diǎn)鏈路發(fā)送接收單邊EVM均小于0.5％,并在FPGA上加以實(shí)現(xiàn)。論文對(duì)數(shù)字中頻載波模塊中的并行 DDS頻率合成器進(jìn)行算法設(shè)計(jì),仿

3、真中 DDS支持頻段5MHz~1536MHz,且雜散大于60dB,并在FPGA上實(shí)現(xiàn)了該模塊功能。
　　(2)論文根據(jù)EPoC樣機(jī)系統(tǒng)設(shè)計(jì)需求,總結(jié)出相關(guān)數(shù)據(jù)接口設(shè)計(jì)。在FPGA上實(shí)現(xiàn)了與基帶板交互的數(shù)據(jù)接口,與ADC芯片、DAC芯片交互接口以及配置板內(nèi)板間各個(gè)參數(shù)的SPI接口。與基帶板交互數(shù)據(jù)接口達(dá)到了系統(tǒng)樣機(jī)的10Gbps速率傳輸要求。
　　(3)對(duì)數(shù)字中頻射頻前端系統(tǒng)進(jìn)行了代碼集成,搭建測試平臺(tái),對(duì)EPoC射頻前端樣機(jī)