加速器互連網(wǎng)絡(luò)節(jié)點的研究.pdf

1、大數(shù)據(jù)處理、高性能計算、消費電子等應(yīng)用的不斷涌現(xiàn)與升級對處理器的計算能力提出了新的要求。依靠增加規(guī)模、提高頻率的方式來提升處理器性能，不僅會增加硬件開銷、加大系統(tǒng)能耗，也使得系統(tǒng)的設(shè)計和生產(chǎn)難度加大。硬件加速器作為一種專用的處理模塊，能夠有效地代替主處理器完成特定的計算任務(wù)。通過選擇合適的芯片設(shè)計加速處理模塊，并將具有不同功能的模塊互連構(gòu)成加速陣列幫助處理器執(zhí)行特定的計算任務(wù)，不僅能夠滿足系統(tǒng)的應(yīng)用需要，也降低了系統(tǒng)的開銷和能耗。因此，

2、融合加速和硬件加速器的虛擬化應(yīng)用以及互連技術(shù)是解決該問題的關(guān)鍵。隨著加速器互連技術(shù)的發(fā)展，F(xiàn)PGA以其豐富的內(nèi)部資源，便捷的設(shè)計方式和較低的功耗和成本為各類定制硬件加速器的設(shè)計提供了極大的便利；網(wǎng)絡(luò)通信的方式解決了其他連接方式擴(kuò)展性差，時延長，需要全局同步等問題。采用網(wǎng)絡(luò)互連方式構(gòu)成的加速器互連網(wǎng)絡(luò)成為未來加速器發(fā)展的趨勢。
　　本文的主要研究內(nèi)容包括：(1)分析了加速器的基本概念和發(fā)展趨勢，研究了硬件加速器的原理和結(jié)構(gòu)，總結(jié)出加

3、速器互連網(wǎng)絡(luò)的關(guān)鍵技術(shù)。通過對加速器互連網(wǎng)絡(luò)中加速路經(jīng)的分析，總結(jié)出不同類型節(jié)點在加速路徑中的不同功能。并在路由器結(jié)構(gòu)的基礎(chǔ)上，給出了加速器互連網(wǎng)絡(luò)節(jié)點的一般結(jié)構(gòu)。(2)提出了一種全新的虛擬雙通道加速器節(jié)點結(jié)構(gòu)。該結(jié)構(gòu)為加速任務(wù)劃分出單獨的虛信道單元，將加速路徑和路由路徑進(jìn)行分離，解決了節(jié)點輸入端口加速任務(wù)和路由任務(wù)對虛信道單元的競爭問題；并將節(jié)點內(nèi)加速處理單元設(shè)計在路由器內(nèi)部，有效降低了數(shù)據(jù)在節(jié)點內(nèi)的傳輸時延。(3)本文建立了仿真平臺

4、，測試了不同規(guī)模加速器互連網(wǎng)絡(luò)的性能，對比了采用虛擬雙通道節(jié)點的加速器互連網(wǎng)絡(luò)和采用一般結(jié)構(gòu)的加速器互連網(wǎng)絡(luò)的性能參數(shù)，前者在時延上性能提高約30.14％，吞吐量上性能提高約57.13％，極大提升了加速器互連網(wǎng)絡(luò)的性能。(4)通過對加速節(jié)點內(nèi)各功能單元的分析，總結(jié)出各單元的結(jié)構(gòu)對加速器互連網(wǎng)絡(luò)開銷和功耗的影響，得出了在網(wǎng)絡(luò)拓?fù)浜吐酚伤惴ǖ纫蛩卮_定的情況下，虛信道單元中FIFO電路的參數(shù)對網(wǎng)絡(luò)性能影響較大的結(jié)論。通過仿真，測試了采用不同深