32位微機(jī)原理與接口技術(shù)實(shí)驗(yàn)系統(tǒng)-cpld電路設(shè)計(jì)與制作論文

1、<p>　　“32位微機(jī)原理與接口技術(shù)”實(shí)驗(yàn)系統(tǒng)</p><p>　　——CPLD電路設(shè)計(jì)與制作</p><p>　　學(xué)院：計(jì)算機(jī)科學(xué)與通信工程</p><p><b>　　班級：通信002</b></p><p><b>　　學(xué)號：</b></p><p><

2、;b>　　學(xué)生姓名：</b></p><p><b>　　指導(dǎo)老師：</b></p><p>　　2004年6月 9日</p><p><b>　　摘 要</b></p><p>　　“微機(jī)原理與接口技術(shù)”是一門實(shí)踐性較強(qiáng)的課程，要學(xué)好該課程必須與配套的教學(xué)實(shí)驗(yàn)相結(jié)合，這

3、樣才能鞏固和加強(qiáng)對書本知識的認(rèn)識和理解。目前，32位微機(jī)原理與接口技術(shù)配套的實(shí)驗(yàn)系統(tǒng)功能不強(qiáng)，與微機(jī)的快速發(fā)展不配套。因此，急需研制開發(fā)一套操作簡便、功能齊全、結(jié)構(gòu)簡單的“32位微機(jī)原理與接口技術(shù)”實(shí)驗(yàn)系統(tǒng)。本文首先對CPLD進(jìn)行研究與分析，在此基礎(chǔ)上將原有的中小規(guī)模器件集成到CPLD中，達(dá)到了簡化電路，減小成本的目的。經(jīng)過研制開發(fā)，已經(jīng)成功應(yīng)用于ISA總線的接口電路中。</p><p>　　關(guān)鍵詞：芯片解密,

4、ADD-ON總線,邏輯電路設(shè)計(jì)，時序分析 </p><p><b>　　ABSTRACT</b></p><p>　　“Microcomputer principle and interface technology” is a course which needs practices.to learn the course well,it must integrat

5、e with the experiment going with the course.In this way,it can strengthen the understanding of the knowledge in book.Presently,the function of the experiment system going with the32-bit microcomputer principle and interf

6、ace technology is not strong enough,and not fits the fast development of the microcomputer.So ,it is necessary to develop a experiment system which provid</p><p>　　KEY WORDS: Chip-Decoding,ADD-ON-bus,Logic-

7、Circuit Designing</p><p>　　Scheduling Analysis</p><p><b>　　目 錄</b></p><p>　　緒論………………………………………………………………………1</p><p>　　1.1 背景………………………………………………………………………….1<

8、;/p><p>　　1.1.1 微機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展變化…………………………………………1</p><p>　　1.1.2 基于PCI/XT總線的微機(jī)結(jié)構(gòu)…………………………………….2</p><p>　　1.1.3 基于PC AT/ISA總線的微機(jī)結(jié)構(gòu)…………………………………2</p><p>　　基于南北橋結(jié)構(gòu)/中心結(jié)構(gòu)的微機(jī)系統(tǒng)……

9、……………………...2</p><p>　　1.2 開發(fā)32位微機(jī)實(shí)驗(yàn)系統(tǒng)的目的……………………………………………3</p><p>　　1.2.1 基本接口原理及常用接口芯片……….…………………………...3</p><p>　　1.2.2 PCI總線的應(yīng)用與擴(kuò)展…………………………………………….4</p><p>　　1.3 論

10、文的內(nèi)容結(jié)構(gòu)…………………………………………………………….4</p><p>　　第二章 32位微機(jī)實(shí)驗(yàn)系統(tǒng)的研究………………………………………….5</p><p>　　2.1 32微機(jī)實(shí)驗(yàn)系統(tǒng)的功能…………………………………………………..5</p><p>　　2.2 32微機(jī)實(shí)驗(yàn)系統(tǒng)的結(jié)構(gòu)…………………………………………………..5</p>

11、;<p>　　2.2.1 實(shí)驗(yàn)箱單元結(jié)構(gòu)及其功能………………………………………..5</p><p>　　2.2.2 PCI總線擴(kuò)展卡單元結(jié)構(gòu)及其功能……………………………...7</p><p>　　2.3 32位微機(jī)實(shí)驗(yàn)系統(tǒng)的三種總線………………………………………….7</p><p>　　2.3.1 PCI總線接口信號概述……………………

12、……………………...7</p><p>　　2.3.2 ADD-ON總線接口信號概述……………………………………..9</p><p>　　2.3.3 ISA部分仿真信號概述………………………………………….11</p><p>　　第三章 AMCC S5933芯片的應(yīng)用…………………………………………13</p><p>　　3.1

13、 PCI配置空間和基地址寄存器的使用…………………………………13</p><p>　　3.2 AMCC S5933總線控制器……………………………………………...14</p><p>　　3. 3 AMCC S5933各接口描述……………………………………………..15</p><p>　　第四章 ATF1504芯片的研究……………………….………………

14、………19</p><p>　　4.1 ATF1504芯片的接口和功能研究…………………………... ………...19</p><p>　　4.1.1 芯片概述…………………………………………………………19</p><p>　　4.1.2 ATF1504各功能模塊的描述……………………………………19</p><p>　　4.2

15、 ATF1504邏輯塊的分析及引腳分布…………………………………...21</p><p>　　第五章 ATF1504芯片的解密與電路邏輯編程實(shí)現(xiàn)…………………. 23</p><p>　　5.1 ATF1504解密的前期準(zhǔn)備工作………………………………………...23</p><p>　　5.2 Pass-Thru區(qū)域訪問的深入研究……………………………

16、…………..25</p><p>　　5.3 ATF1504輸入輸出引腳的類型鑒定…………………………………...27</p><p>　　5.4 使用MAX+PLUS II軟件和VHDL語言編程實(shí)現(xiàn)電路邏輯……….29</p><p>　　5.5 VHDL源程序……………………………………………………………..29</p><p&g

17、t;　　結(jié)論與展望……………………………………………………………34</p><p>　　6.1 結(jié)論…………………………………………………………………….34</p><p>　　6.2 下一步的工作………………………………………………………….34</p><p>　　參考文獻(xiàn)…………………………………………………………………………...35</p

18、><p>　　致 謝………………………………………………………………………….36</p><p>　　附 錄………………………………………………………………………….37</p><p><b>　　第一章 緒 論</b></p><p><b>　　1.1 背 景</b>&l

19、t;/p><p>　　科學(xué)技術(shù)的發(fā)展,將微機(jī)的應(yīng)用帶入各個領(lǐng)域,于是掌握微機(jī)系統(tǒng)知識及微機(jī)接口技術(shù)就顯得尤為重要?？v觀微機(jī)的發(fā)展,無論是微處理器、微機(jī)接口還是微機(jī)操作平臺,都發(fā)生了巨大的變化。</p><p>　　PC 微機(jī)的發(fā)展過程中,無論是微處理器還是微機(jī)的系統(tǒng)機(jī)構(gòu)始終都保持著向上兼容性。從[1]PC/XT總線結(jié)構(gòu)開始,系統(tǒng)總線不斷升級,相繼出現(xiàn)了ISA總線、EISA總線、MCA(微通道結(jié)

20、構(gòu))總線、VESA 局部總線、PCI 局部總線和AGP接口,微機(jī)的整體處理速度和可靠性得到了提高的。本節(jié)將簡要介紹微機(jī)發(fā)展中幾種主要的微機(jī)系統(tǒng)結(jié)構(gòu)。但我們設(shè)計(jì)的這套系統(tǒng)使用了ADD－ON總線來實(shí)現(xiàn)PCI總線的轉(zhuǎn)換，其中使用了AMCC S5933的總線控制芯片。本章首先對微機(jī)的發(fā)展變化及微機(jī)系統(tǒng)結(jié)構(gòu)變化作一簡要介紹。</p><p>　　1.1.1 微機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展變化</p><p>

21、　　微機(jī)的發(fā)展變化主要體現(xiàn)在兩個方面:第一方面屬于微處理器的發(fā)展變化,第二方面屬于微機(jī)體系結(jié)構(gòu)及微機(jī)操作平臺的發(fā)展變化。微處理器作為微機(jī)中的核心部件,從早期的8088,發(fā)展到16位的8086,32位的80386,及奔騰系列,已經(jīng)歷了6代的變化(現(xiàn)在INTEL公司還推出了64位的Itanium)。從80386開始的32位80X86系列CPU提出了實(shí)模式、保護(hù)模式及虛擬86模式三種工作模式的概念:在實(shí)模式下,CPU相當(dāng)于一個可以進(jìn)行32位處

22、理的快速8086; 在保護(hù)模式下,CPU的工作原理和機(jī)制與16位處理器的工作原理及機(jī)制產(chǎn)生了本質(zhì)的不同:它采用了新的應(yīng)用數(shù)據(jù)結(jié)構(gòu)、虛擬存儲管理方案、新的中斷/異常處理機(jī)制并從硬件上支持了多任務(wù),目前微機(jī)主流操作系統(tǒng)(如Windows 9x)都是基于CPU的保護(hù)模式來工作的。而虛擬86模式,是保護(hù)模式下一個可以仿真8086的任務(wù)。我們現(xiàn)在做的這個系統(tǒng)：使用ISA總線的低級接口部分是實(shí)模式下的;使用ADD－ON總線的高級接口部分是保護(hù)模式下

23、的。在微處理器發(fā)展的同時,微機(jī)體系機(jī)構(gòu)也從早期CPU總線直接與外設(shè)相連發(fā)展到現(xiàn)在采用的多級總線結(jié)構(gòu),PC 微機(jī)的外圍總線也由</p><p>　　1.1.2 基于PCI/XT總線的微機(jī)結(jié)構(gòu)</p><p>　　在采用8088作為處理器的第一代通用微型計(jì)算機(jī)中,系統(tǒng)中的所有其他部件直接與處理器相連,處理器作為系統(tǒng)核心,通過PC總線對系統(tǒng)中的其他部件進(jìn)行控制及數(shù)據(jù)交換。這種PC總線稱為XT總

24、線[2],它采用了8位數(shù)據(jù)總線和20位地址總線,以CPU時鐘作為總線時鐘,可支持4通道DMA和8級硬件中斷。</p><p>　　1.1.3 基于PC AT/ISA總線的微機(jī)結(jié)構(gòu)</p><p>　　1984年IBM公司公布了PC/AT系統(tǒng)總線結(jié)構(gòu),系統(tǒng)中采用了80286 微處理器和80287協(xié)處理器。PC/AT支持與PC/XT兼容的結(jié)構(gòu),且性能比PC/XT增強(qiáng)了許多。后來Intel公司

25、聯(lián)合其他幾家微處理器生產(chǎn)廠家推出了一個公開的總線標(biāo)準(zhǔn)稱為ISA總線規(guī)范,它支持了24為地址線、16位數(shù)據(jù)線、15級硬件中斷和 7個 DMA通道。其結(jié)構(gòu)示意如圖1-2-2示。其中 PC AT/ISA核心邏輯芯片組中可以實(shí)現(xiàn)7個DMA通道、15級中斷、時間/計(jì)數(shù)器、總線緩沖器、擴(kuò)展總線控制等。</p><p>　　1.1.4 基于南北橋結(jié)構(gòu)/中心結(jié)構(gòu)的微機(jī)系統(tǒng)</p><p>　　隨著微處理

26、器和操作系統(tǒng)的變化,用戶對微機(jī)處理的高速性提出新的要求,為了提高處理器與各部件及部件與部件間傳輸信息的整體效率,微機(jī)系統(tǒng)中采用了十分明確的總線分級結(jié)構(gòu),即CPU總線、局部總線(PCI總線[3])、系統(tǒng)總線結(jié)構(gòu)。連接各級總線的是一些高集成度的多功能橋路芯片,它們可以起到信號速度、電平轉(zhuǎn)換和控制協(xié)議轉(zhuǎn)換的作用。按照芯片組功能和連接方法的劃分,該結(jié)構(gòu)可以分成南北橋結(jié)構(gòu)和中心結(jié)構(gòu)。</p><p>　　在南北橋結(jié)構(gòu)中,各

27、級總線主要通過兩片橋芯片進(jìn)行連接。一片稱作北橋的用于連接CPU總線和PCI總線,另一片稱作南橋,用于連接PCI總線和系統(tǒng)總線。常用的芯片組有Intel公司的440系列,如 440BX,其南橋芯片為 82371EB,集成了 PCI-ISA連接器、IDE控制器、USB控制器、2個增強(qiáng)型DMA控制器、2個8259中斷控制器、8253/8254定時時數(shù)器、電源管理邏輯和可選的I/O APIC等。這種總線結(jié)構(gòu)可以使高速外圍設(shè)備通過 PCI插槽直接

28、與 PCI相連,適應(yīng)當(dāng)前高速外設(shè)與微處理器連接的需求。</p><p>　　在中心機(jī)構(gòu)的微機(jī)中,芯片組由3個芯片組成:存儲控制中心MCH、I/O控制中心ICH和固件中心FWH。MCH用于提供高速AGP接口、動態(tài)顯示管理、電源管理和內(nèi)存管理功能。ICH提供了音頻編碼和調(diào)制解調(diào)器編碼接口、IDE控制器、USB接口、局域網(wǎng)絡(luò)接口,并與PCI總線及其插槽連接在一起。ICH還和 SuperI/O控制器相連,而 SuperI

29、/O主要為系統(tǒng)中的慢速設(shè)備如串口、并口、鍵盤、鼠標(biāo)等,提供與系統(tǒng)通信的數(shù)據(jù)交換接口。固件中心包含了主板BIOS.顯示BIOS和可用于數(shù)字加密、安全認(rèn)證等領(lǐng)域的硬件隨機(jī)數(shù)產(chǎn)生器。</p><p>　　1.2 開發(fā)32位微機(jī)實(shí)驗(yàn)系統(tǒng)的目的</p><p>　　隨著微機(jī)在各個領(lǐng)域，特別是計(jì)算機(jī)在與外部設(shè)備的通信中的廣泛使用，微機(jī)接口技術(shù)便成為了非常重要的課題之一。通過設(shè)計(jì)各種接口，就可以實(shí)現(xiàn)CP

30、U與外部擴(kuò)展存儲器，I/O設(shè)備，控制，測量，通信等設(shè)備的信息交互，學(xué)習(xí)微機(jī)接口技術(shù)對微機(jī)在這些工業(yè)領(lǐng)域中的廣泛運(yùn)用便顯得尤為重要。與之相適應(yīng)的高校的微機(jī)接口教學(xué)實(shí)驗(yàn)對于能給學(xué)生提供良好實(shí)驗(yàn)功能的實(shí)驗(yàn)設(shè)備的需求變的日益迫切。為此我們開發(fā)了這套實(shí)驗(yàn)系統(tǒng)，以滿足高校進(jìn)行教學(xué)實(shí)驗(yàn)的要求。</p><p>　　1.2.1 基本接口原理及常用接口芯片</p><p>　　針對PC微機(jī)的結(jié)構(gòu)，我們將系

31、統(tǒng)設(shè)計(jì)為低級接口部分和高級接口部分。低級接口圍繞8253/8254定時/計(jì)數(shù)控制器、8259中斷控制器、DMA直接存儲器訪問控制器,8250/16550串行接口芯片、8255并行接口芯片等芯片的編程和操作；高級接口主要圍繞著PCI總線技術(shù)及其應(yīng)用,包括硬件接口設(shè)計(jì)和軟件設(shè)計(jì)，其中使用AMCCS5933來實(shí)現(xiàn)總線轉(zhuǎn)換。隨著芯片制作工藝的飛速發(fā)展，芯片組已經(jīng)高度集成化。低速的外圍設(shè)備需要通過橋芯片或?qū)Ｓ每刂破鞑拍苓B接到更高一級的速度的總線上

32、，而8254定時/計(jì)數(shù)器、8259控制器、DMA控制器等控制芯片也都已經(jīng)集成到橋芯片當(dāng)中,而且這種硬件連接都已經(jīng)固定,大部分硬件資源被系統(tǒng)分配給特定應(yīng)用,操作系統(tǒng)本身還要對硬件進(jìn)行直接的管理。而一些常用的芯片例如 A/D D/A轉(zhuǎn)換、存儲器等微機(jī)內(nèi)并沒有提供接口, 更沒有辦法進(jìn)行實(shí)驗(yàn)。這對我們的教學(xué)和實(shí)驗(yàn)無疑帶來了很大的局限。</p><p>　　為了解決基于PC 微機(jī)進(jìn)行實(shí)驗(yàn)教學(xué)帶來的各種局限和不便,利用總線擴(kuò)

33、展的方法將微機(jī)內(nèi)部部分硬件資源引出,并通過一定的控制邏輯提供可以在PC 機(jī)外部連接使用常用接口芯片的信號,讓學(xué)生實(shí)踐接口連接和芯片編程,就是一種可行的方法。這也是我們現(xiàn)在所采用的方式。由于ISA總線已經(jīng)被淘汰,PC微機(jī)提供的總線接口主要是PCI擴(kuò)展插槽,所以需要從PCI總線擴(kuò)展出仿真ISA接口,提供部分仿真ISA總線信號,將各種常用接口芯片及典型應(yīng)用掛接在該接口上。但由于PCI總線支持了總線主控方式、其中斷功能也區(qū)別于ISA,在PCI總

34、線上不推薦使用8237DMA控制器和 8259中斷控制器。有關(guān) 8237 DMA控制器和 8259中斷控制器的學(xué)習(xí),只能基于PC微機(jī)本身實(shí)現(xiàn)一些特定操作。</p><p>　　綜上所述,32位微機(jī)接口技術(shù)的基本教學(xué)可以從兩個方面來實(shí)現(xiàn),一方面是以PC微機(jī)為平臺,操作PC微機(jī)內(nèi)部資源,包括對系統(tǒng)8259、8237、鍵盤、鼠標(biāo)等的操作應(yīng)用。另一方面是以PC微機(jī)為平臺,通過PCI總線擴(kuò)展出低速總線接口信號,掛接一些常用

35、接口芯片及典型應(yīng)用,學(xué)習(xí)其基本編程與應(yīng)用,包括8254、8255、8250/16550、A/D、D/A和微機(jī)控制應(yīng)用等。</p><p>　　1.2.2 PCI總線的應(yīng)用與擴(kuò)展</p><p>　　PCI總線的原理是為了改善PC數(shù)據(jù)輸入/輸出的瓶頸問題,從而提高系統(tǒng)運(yùn)行的速度和擴(kuò)展能力、PCI總線將I/O總線上的高速外圍設(shè)備移出,并將這些設(shè)備放置到一個離系統(tǒng)總線更近的地方,使得這些外圍設(shè)

36、備可以和處理器以更快的速度交換數(shù)據(jù)。隨著PCI線的廣泛應(yīng)用,學(xué)習(xí)基于PCI總線接口的應(yīng)用開發(fā)變得越來越重要。由于PCI總線規(guī)范十分復(fù)雜,直接針對PCI接口進(jìn)行開發(fā)設(shè)計(jì)具有較大的難度。目前廣泛采用的基于PCI總線的開發(fā)有兩種;一種是使用PLD器件,另一種是使用PCI總線的控制芯片,如AMCC的55933[3],PLX的PC19054等。直接使用PLD器件,開發(fā)難度大,費(fèi)時費(fèi)力,不適用于教學(xué),而總線控制芯片完成了PCI協(xié)議的轉(zhuǎn)換,為用戶提供

37、了一個簡化的PCI總線,只需要學(xué)習(xí)控制芯片提供的簡化的規(guī)范就可以完成PCI總線應(yīng)用的開發(fā)設(shè)計(jì),是一種簡便快捷的方法。由于現(xiàn)代接口邏輯設(shè)計(jì)追求高集成度、低功耗等特性,將多種功能集成到一個芯片中,在學(xué)習(xí)外設(shè)與控制芯片連接部分可以使用CPLD器件如 Lattice的ispLSI系列,可以大大提高實(shí)驗(yàn)的效率和準(zhǔn)確性。</p><p>　　1.3 論文的內(nèi)容結(jié)構(gòu)</p><p>　　本篇論文分為四章

38、，第一章是緒論，主要講述了微機(jī)系統(tǒng)結(jié)構(gòu)的變化以及各種總線的演變，開發(fā)實(shí)驗(yàn)系統(tǒng)的目的。第二章主要是對實(shí)驗(yàn)系統(tǒng)各個單元模塊的分析，在此基礎(chǔ)上畫出原理圖以及PCB圖，并由此最終制作出實(shí)用電路板。在這章中對PCI總線，ADD－ON總線以及仿真的ISA信號做了具體的描述，這幾種總線結(jié)構(gòu)都將在系統(tǒng)中使用到。第三章對AMCC S5933和ATF1504芯片做了研究和描述，這一章是很重要的。AMCC S5933是總線控制芯片，借助于它我們實(shí)現(xiàn)了PCI總

39、線轉(zhuǎn)換到ADD－ON總線，而利用可編程的ATF1504芯片，將一部分電路邏輯寫入ATF1504并加密，實(shí)現(xiàn)了技術(shù)保密，而現(xiàn)在的工作是把加密的電路邏輯重新描述出來。要做好這個工作就必須詳細(xì)了解這兩種芯片的結(jié)構(gòu)和功能。第四章是論文的主要部分，它將掌握的所有資料進(jìn)行綜合分析，得出大體的邏輯描述。我使用VHDL語言將邏輯功能實(shí)現(xiàn)，并在MAX＋PLUS II環(huán)境下編寫源程序，編譯，分配引腳，并進(jìn)行仿真，最后通過編程器下載到ATF1504進(jìn)行調(diào)試。

40、本文最后有VHDL源程序和附錄。</p><p>　　第二章 32位微機(jī)實(shí)驗(yàn)系統(tǒng)的結(jié)構(gòu)分析與研究</p><p>　　系統(tǒng)為32位微機(jī)原理和微機(jī)接口技術(shù)應(yīng)用分別提供了實(shí)驗(yàn)于臺。32位微機(jī)原理部分實(shí)驗(yàn)平臺由一組支持在80386、奔騰及其以上PC 微機(jī)上的編程及調(diào)試工具組成。微機(jī)接口應(yīng)用部分,系統(tǒng)提供了硬件實(shí)驗(yàn)平臺,并將實(shí)驗(yàn)分為基本接口和高級接口應(yīng)用兩部分。對于基本接口應(yīng)用學(xué)習(xí)，系統(tǒng)經(jīng)PCI

41、總線擴(kuò)展卡及轉(zhuǎn)接邏輯為用戶提供了一個仿真ISA接口,用戶可以基于該接口學(xué)習(xí)常用接口芯片的編程及應(yīng)用; 對高級按口部分的學(xué)習(xí),實(shí)驗(yàn)系統(tǒng)提供了全開放的簡化PCI總線接口-ADD-ON總線接口及CPLD實(shí)驗(yàn)單元,使用戶可以直接對PCI總線完成特定應(yīng)用需要的接口設(shè)計(jì)，和PCI總線應(yīng)用擴(kuò)展實(shí)例。32微機(jī)實(shí)驗(yàn)系統(tǒng)使用了三種總線：PCI BUS（見附錄1），ADD－ON BUS（見附錄3）以及ISA BUS的部分信號。通過AMCC S5933實(shí)現(xiàn)PC

42、I到ADD－ON的轉(zhuǎn)換并通過邏輯組合提供ISA的部分信號。</p><p>　　2.1 32微機(jī)實(shí)驗(yàn)系統(tǒng)的功能</p><p>　　1. 完善的基本微機(jī)接口技術(shù)實(shí)驗(yàn)教學(xué)平臺</p><p>　　系統(tǒng)以PC 微機(jī)為主機(jī),通過PCI總線擴(kuò)展卡將PCI總線信號經(jīng)擴(kuò)展卡上的PCI總線控制芯片進(jìn)行轉(zhuǎn)換,轉(zhuǎn)換成ADD-ON總線信號引入接口實(shí)驗(yàn)平臺,再經(jīng)過邏輯轉(zhuǎn)換而形成仿真I

43、SA總線接口,供作基本接口實(shí)驗(yàn)使用。在接口實(shí)驗(yàn)單元中,系統(tǒng)提供了各種常用外圍接口及其控制應(yīng)用部件,如定時/計(jì)數(shù)器8254、并口 8255、串口 16550、靜態(tài)存貯器 6264、閃存 29256、AD574、DA0832、鍵盤輸入及 LED顯示、二進(jìn)制開關(guān)輸入及發(fā)光管顯示、電機(jī)及溫度控制單元電路。</p><p>　　2. 可支持PCI總線擴(kuò)展開發(fā)的高級接口技術(shù)實(shí)驗(yàn)平臺</p><p>

44、　　系統(tǒng)以PC 微機(jī)為主機(jī),通過PCI總線擴(kuò)展卡將PCI總線信號經(jīng)擴(kuò)展卡上的PCI總線控制芯片進(jìn)行轉(zhuǎn)換,轉(zhuǎn)換成ADD-ON總線信號引入接口實(shí)驗(yàn)平臺,并提供CPLD應(yīng)用開發(fā)單元,使用戶可以進(jìn)行各種硬件接口邏輯的設(shè)計(jì),由此進(jìn)行PCI總線擴(kuò)展應(yīng)用實(shí)驗(yàn)及PCI總線的擴(kuò)展應(yīng)用開發(fā)。</p><p>　　3. 系統(tǒng)提供了FLASH閃存,體現(xiàn)先進(jìn)存貯技術(shù)。</p><p>　　2.2 32微機(jī)實(shí)驗(yàn)系

45、統(tǒng)的單元結(jié)構(gòu)</p><p>　　2.2.1 實(shí)驗(yàn)箱單元結(jié)構(gòu)及其功能</p><p>　　1. ADD-ON總線單元(ADD-ON BUS UNIT)</p><p>　　提供所有的ADD-ON總線信號。以供進(jìn)行高級接口實(shí)驗(yàn)所需。</p><p>　　2. 仿真ISA接口單元(SIMULATION ISA INTERFACE)</

46、p><p>　　該單元提供的仿真ISA接口信號，用于進(jìn)行低級接口實(shí)驗(yàn)。</p><p>　　3. 8254定時/計(jì)數(shù)器實(shí)驗(yàn)單元（8254 UNIT）</p><p>　　主要芯片：8254定時/計(jì)數(shù)芯片</p><p>　　主要實(shí)驗(yàn)：1.. 計(jì)數(shù)應(yīng)用實(shí)驗(yàn) 2..定時應(yīng)用實(shí)驗(yàn) 3..電子發(fā)聲裝置 </p><p>　　

47、4. 8255并行接口實(shí)驗(yàn)單元（8255 UNIT）</p><p>　　主要芯片：8255并行口芯片</p><p>　　主要實(shí)驗(yàn)：1.. 基本輸入輸出實(shí)驗(yàn) 2..流水燈顯示實(shí)驗(yàn) 3..鍵盤及顯示實(shí)驗(yàn)</p><p>　　5. 16550串行接口實(shí)驗(yàn)單元（16550 UNIT）</p><p>　　主要芯片： 一片16550串口芯片

48、，并配有標(biāo)準(zhǔn)RS232C串行通信接口</p><p>　　主要實(shí)驗(yàn)： 1..串行通信基礎(chǔ)實(shí)驗(yàn) 2..串口自發(fā)自收應(yīng)用實(shí)驗(yàn) 3..與PC串口通信應(yīng)用實(shí)驗(yàn) 4..串口雙機(jī)通信應(yīng)用實(shí)驗(yàn)</p><p>　　6. 574 A/D轉(zhuǎn)換實(shí)驗(yàn)單元（ADC UNIT）</p><p>　　主要芯片： ADC574芯片及其電位器電路</p><p>　

49、　主要實(shí)驗(yàn)： A/D轉(zhuǎn)換實(shí)驗(yàn)</p><p>　　7. 0832 D/A轉(zhuǎn)換實(shí)驗(yàn)單元（DAC UNIT）</p><p>　　主要芯片： DAC0836芯片和LM324芯片</p><p>　　主要實(shí)驗(yàn)： D/A轉(zhuǎn)換實(shí)驗(yàn)</p><p>　　8. 鍵盤及LED顯示實(shí)驗(yàn)單元電路（LED－KEYBOARD UNIT）</p>

50、<p>　　主要構(gòu)成： 由4個共陰數(shù)碼塊、2行4列鍵盤和LED 驅(qū)動器電路構(gòu)成</p><p>　　主要實(shí)驗(yàn)： PCI中斷應(yīng)用實(shí)驗(yàn)</p><p>　　9. 靜態(tài)存儲單元（SRAM UNIT）</p><p>　　主要芯片： SRAM6264芯片</p><p>　　主要實(shí)驗(yàn)： 靜態(tài)存儲器擴(kuò)展實(shí)驗(yàn)</p><

51、;p>　　10. FLASH ROM存儲單元（FLASH ROM UNIT） </p><p>　　主要芯片： FLASH ROM 29C256</p><p>　　主要實(shí)驗(yàn)： FLASH ROM 擴(kuò)展實(shí)驗(yàn)</p><p>　　11. 電子發(fā)聲實(shí)驗(yàn)單元（SPEAK UNIT）</p><p>　　主要構(gòu)成： 由一只蜂鳴器和驅(qū)動電路構(gòu)

52、成</p><p>　　12. 電機(jī)控制實(shí)驗(yàn)單元（MOTOR UNIT）</p><p>　　主要構(gòu)成： 由ULN2803電機(jī)接口芯片、一臺四相八拍步進(jìn)電機(jī)、一臺DC12V直流電機(jī)及霍爾測速電路構(gòu)成。</p><p>　　主要實(shí)驗(yàn)： 1.. 步進(jìn)電機(jī)實(shí)驗(yàn) 2..計(jì)算機(jī)綜合控制應(yīng)用實(shí)驗(yàn)</p><p>　　13. 微型溫度控制單元<

53、/p><p>　　主要構(gòu)成：由7810芯片產(chǎn)生＋10V的穩(wěn)定電壓和一個51歐的電阻構(gòu)成</p><p><b>　　回路。</b></p><p>　　14. CPLD單元(PLD UNIT)</p><p>　　主要芯片： LATTICE ispLSI1032</p><p>　　主要實(shí)驗(yàn)： 1.

54、. 訪問S5933操作寄存器實(shí)驗(yàn) 2..郵箱應(yīng)用實(shí)驗(yàn) 3..訪問PASS-THRU區(qū)域?qū)嶒?yàn) 4..用FIFO實(shí)現(xiàn)總線DMA實(shí)驗(yàn)</p><p>　　15． CPLD下載單元(PC DRIVER)</p><p>　　主要構(gòu)成： 此單元位于實(shí)驗(yàn)極左部,芯片編程時,用專用電纜將PC機(jī)并口連至PC-PORT排針,而將E-PLD排針連至 PLD UNIT單元的 EPLD單元相應(yīng)排針即可。&l

55、t;/p><p>　　16． 開關(guān)及發(fā)光二極管顯示燈單元(SW-LED UNIT)</p><p>　　主要構(gòu)成： 由十六組撥動開關(guān)及顯示燈,用來指示邏輯電平。注意:當(dāng)顯示燈亮?xí)r表示邏輯低電平,滅時表示邏輯高電平。</p><p>　　17． 單脈沖觸發(fā)單元(KK UNIT)</p><p>　　主要構(gòu)成：包括兩個單脈沖觸發(fā)器,由74LS00芯片

56、和微動開關(guān)等構(gòu)成兩路</p><p>　　R-S觸發(fā)器。單脈沖輸出分上跳和下跳,分別以“＋”和“-“表</p><p>　　示,其輸出KKI'和KK2'是未經(jīng)過消抖電路的輸出端。</p><p>　　18． 信號源單元(SIGNAL UNIT)</p><p><b>　　19． 轉(zhuǎn)接母線</b><

57、/p><p>　　主要構(gòu)成： 此單元由10組排針引線,圓孔單股導(dǎo)線插座組成,用于將排針形</p><p>　　式的電路引腳和單股導(dǎo)線形式的引腳相互轉(zhuǎn)換。從而為各實(shí)驗(yàn)</p><p>　　單元的相互配合使用提供方便。</p><p>　　2.2.2 PCI總線擴(kuò)展卡單元結(jié)構(gòu)及其功能</p><p>　　主要芯片及其結(jié)構(gòu)：

58、AMCC S5933芯片，24C16芯片，系統(tǒng)芯片。</p><p>　　主要功能： 實(shí)現(xiàn)PCI總線到ADD－ON總線的轉(zhuǎn)換，并進(jìn)行電</p><p><b>　　路初始化工作。</b></p><p>　　2.3 32位微機(jī)實(shí)驗(yàn)系統(tǒng)的三種總線</p><p>　　2.3.1 PCI總線接口信號概述&

59、lt;/p><p>　　1. 地址和數(shù)據(jù)信號線：</p><p>　　AD[31:0] t/s PCI局部總線的地址/數(shù)據(jù)線.這些管腳位為地址數(shù)據(jù)所復(fù)用。每一個總線操作都包含了一個地址相位和一個或多個數(shù)據(jù)相位。當(dāng)FRAME#有效時,表示地址相位。當(dāng)IRDy#和JDRY#同時有效時,表示數(shù)據(jù)相位。</p><p>　　C/BE[3:0]# t/s 總線命令和字節(jié)

60、使能。復(fù)用信號線。在一個地址相位的總線操作之后,這些管腳產(chǎn)生0總線命令。在一個數(shù)據(jù)相位之后,管腳被用來充當(dāng)字節(jié)使能,說明數(shù)據(jù)線上的那些字節(jié)有效。</p><p>　　PAR t/s 奇偶校驗(yàn)。是對AD[31:0]和C/BE[0:3]#進(jìn)行校驗(yàn)的。在</p><p>　　地址相位后的一個周期內(nèi)由控制者發(fā)出穩(wěn)定的PAR。在一個寫</p><p>　　數(shù)據(jù)

61、操作之后,緊跟著IRDY#激活信號,總線控制發(fā)出一個PAR信號。在一個讀數(shù)據(jù)操作之后,緊跟著JDRY#激活信號,從設(shè)備發(fā)出一個PAR信號。信號延遲一個時鐘周期。</p><p>　　2. 接口控制信號線：</p><p>　　FRAME# s/t/s 幀周取信號.該信號由當(dāng)前總線控制,標(biāo)識了一個總線</p><p>　　操作的開始和持續(xù)。一開始產(chǎn)生的信號

62、表示了一次總線傳的</p><p>　　開始,而且有效的地址信號和對應(yīng)的總線命令產(chǎn)生。在總線操</p><p>　　作的數(shù)據(jù)傳輸部分該信號的保持,當(dāng)信號無效說明進(jìn)入最后一個數(shù)據(jù)相位。</p><p>　　IRDY# s/t/s 主設(shè)備Ready。該信號由總線控制者發(fā)出,表示總線控</p><p>　　制者可以完成當(dāng)前的數(shù)據(jù)相位。對

63、寫操作,他表示AD[31:0]上的數(shù)據(jù)有效。當(dāng)IRDY#和TRDY#同時有效時,數(shù)據(jù)傳輸才能進(jìn)行,否則進(jìn)入等待狀態(tài)。</p><p>　　TRDY# s/t/s 從設(shè)備Ready。該信號由從設(shè)備發(fā)出,表示從設(shè)備可以</p><p>　　完成當(dāng)前的數(shù)據(jù)相位。對讀操作,他表示從設(shè)備在AD[31:0]上提供了有效的數(shù)據(jù)。當(dāng)IRDY#和TRDY#同時有效時,數(shù)據(jù)傳</p>

64、<p>　　輸才能進(jìn)行,否則進(jìn)入等待狀態(tài)。</p><p>　　STOP# s/t/s 停止。停止信號由從設(shè)備發(fā)出,用來向主設(shè)備發(fā)出停上當(dāng)前傳輸?shù)男畔ⅰ?lt;/p><p>　　LOCK# in 鎖定。該信號表示要獨(dú)占資源。S5933可能被某一主設(shè)備</p><p>　　鎖定當(dāng)作一個從設(shè)備。但當(dāng)S5933是一個主設(shè)備時,S593

65、3下</p><p><b>　　能被鎖定。</b></p><p>　　IDSEL in 初始化設(shè)備選擇。在配制讀寫操作時,該信號為片選信號。</p><p>　　DEVSEL# s/t/s 設(shè)備選擇。該信號由一個激活的從設(shè)備發(fā)出,譯碼為地</p><p>　　址和總線指令有效。對于主設(shè)備, 它表

66、示是否有設(shè)備對當(dāng)前</p><p>　　時鐘周期進(jìn)行譯碼。錯誤反應(yīng)信號線：</p><p>　　PERR# s/t/s 校驗(yàn)錯。這信號報(bào)告了除特殊周期外其他任何周期在總線傳輸?shù)臄?shù)據(jù)相位中出現(xiàn)校驗(yàn)錯誤。</p><p>　　SERR# o/d 系統(tǒng)錯。該信號用來報(bào)告地址奇偶錯。特殊命令周期中的數(shù)據(jù)奇偶錯以及任何錯誤可能引起災(zāi)難性后果的系統(tǒng)錯誤。

67、仲裁信號線：</p><p>　　REQ# out 請求信號。該信號由一個想要成為主控的設(shè)備發(fā)出。他是</p><p>　　一個點(diǎn)對點(diǎn)的信號并且每一個設(shè)備都有自己的 REQ</p><p>　　GNT# in 應(yīng)答信號。是一個點(diǎn)對點(diǎn)的允許信號,表示每一個潛在的設(shè)備已經(jīng)取得了控制總線的權(quán)利。</p><p>　　3.

68、 系統(tǒng)信號線：</p><p>　　CLK# in 時鐘信號。除了RST#和 IRQA#,CLK對所有信號上升沿有效。其頻率最高為 33MHZ,最低為DC(0HZ)。</p><p>　　RST# in 復(fù)位。將信號復(fù)位到一個已知的狀態(tài)。所有的PCI總線的</p><p>　　輸出接口信號不能被驅(qū)動,而把極開路信號象SERR#被置為高<

69、;/p><p><b>　　阻狀態(tài)。</b></p><p><b>　　4． 中斷信號線：</b></p><p>　　INTA# o/d 中斷A。該信號是一個電平觸發(fā),低電平有效的信號。</p><p>　　2.3.2 ADD－ON總線接口信號概述</p><p&g

70、t;　　1． [4]寄存器訪問信號線：</p><p>　　DQ[31:0] t/s 數(shù)據(jù)通路。代表了為外圍設(shè)備的數(shù)據(jù)總線提供的數(shù)據(jù)通</p><p>　　路。它提供了控制器的FIFO和其他寄存器的接口。這些信號</p><p><b>　　線需要加上拉電阻。</b></p><p>　　ADR[6:2] i

71、n ADD-ON地址線,用來選擇控制器中16個雙字寄存器的哪</p><p>　　個用來獲得讀寫周期。</p><p>　　ADR[6:2] Register Name</p><p>　　00000 Add-On輸入郵箱寄存器1</p><p>　　00001 Add-On輸入郵箱寄存器2</p><p&

72、gt;　　00010 Add-On輸入郵箱寄存器3</p><p>　　00011 Add-On輸入郵箱寄存器4</p><p>　　001O0 Add-On 輸出出郵箱寄存器1</p><p>　　00101 Add-On輸出郵箱寄存器2</p><p>　　00110 Add-On輸出郵箱寄存器3</p

73、><p>　　00111 Add-On輸出郵箱寄存器4</p><p>　　01000 Add-OnFIFO端口</p><p>　　01001 總線控制寫地址寄存器</p><p>　　01010 Add-On Pass-Thru地址</p><p>　　01011 Add-On Pass-

74、Thru數(shù)據(jù)</p><p>　　01100 總線控制讀地址寄存器</p><p>　　01101 Add-On郵箱空/滿狀態(tài)</p><p>　　01110 Add-On中斷控制</p><p>　　01111 Add-On通用控制/狀態(tài)</p><p>　　10110 總線控制寫傳輸計(jì)

75、數(shù)</p><p>　　10111 總線控制讀傳輸計(jì)數(shù)</p><p>　　BE3# in 字節(jié)使能3(32位模式)。用來連接讀寫選通(RD#,WR#)和ADD-ON選擇信號 SELECT#。作為字節(jié)使能時,當(dāng)對由 ADR[6:2] 指定區(qū)域的 D24:31 進(jìn)行讀寫操作時,這個信號必須被聲明。BE3#有內(nèi)部的上拉電阻。</p><p>　　BE[2:

76、0] in 字節(jié)使能2:0。</p><p>　　SELECT# in ADD-ON接口選擇。任何讀/寫ADD-ON寄存器的動作都必須在</p><p>　　SELECT#為低時進(jìn)行。在聲明RD#和WR#時該信號必須有效</p><p>　　WR# in 寫選通</p><p>　　RD# in 讀選通</p>

77、<p>　　MODE in 控制在DQ總線上的S5933數(shù)據(jù)是32位(MODE=LOW)還是16位</p><p>　　(MODE=HIGH)。16 位模式時,BE3#被定義成地址信號ADR1。該信</p><p><b>　　號有一個上拉電阻</b></p><p>　　5． FIFO訪問信號線：</p><

78、;p>　　WRFIFO# in 寫FIFO。不用發(fā)SELECT#或ADR[6:2]就直接訪問FIFO。訪問</p><p>　　寬度依賴于數(shù)據(jù)總線可用的大小。這個信號意味著用 ADD-ON系</p><p>　　統(tǒng)執(zhí)行 PCI DMA傳遞。擁有上拉電阻。</p><p>　　RDFIFO# in 讀FIFO。不用發(fā)SELFCT#或ADR[6:2]就直接訪

79、問FIFO。訪問</p><p>　　寬度由MODE決定。這個信號意味著用 ADD-ON系統(tǒng)執(zhí)行 PCI DMA</p><p>　　傳遞。擁有上達(dá)電阻。</p><p>　　WRFULL out 寫 FIFO滿。它表示 ADD-ON到 PCI總線的 FIFO是否能接</p><p>　　收更多的數(shù)據(jù)。管腳的邏輯低可以代表一個DMA寫請

80、求(ADD-ON</p><p>　　到 PCI FIFO)RDEMPTY out 讀FIFO空。它表示PCI到ADD-ON</p><p>　　總線的FIFO是否包含了數(shù)據(jù)。管腳的邏輯低可以代表一個 DMA</p><p>　　讀請求(PCI到 ADD-ON FIFO)。</p><p>　　6． Pass-Thru訪問信號線：</p

81、><p>　　PTATN# out PASS-THRU注意信號。該信號指示一個激活的 PCI總線周</p><p>　　期被譯碼,數(shù)據(jù)必須被讀出或?qū)懭?PASS-THRU數(shù)據(jù)寄存器</p><p>　　PTBURST# out PASS-THRU突發(fā)請求。包含了當(dāng)前PASS-THRU周期的PCI</p><p>　　總線操作請求突發(fā)傳輸

82、</p><p>　　PTRDY# in PASS-THRU就緒。表示ADD-ON已經(jīng)完成了一個PASS-THRU</p><p>　　周期,另一個周期可以開始了。</p><p>　　PTNUM[1:0] out PASS-THRU數(shù)據(jù)。指示由哪個基地址寄存器解碼PASS-THRU</p><p>　　動作。00對應(yīng)1,依次類推。&

83、lt;/p><p>　　PTBE[3:0] out PASS-THRU字節(jié)使能。表示哪個字節(jié)被用來請求完成</p><p>　　PASS-THRU操作。PTATN#有效時有效</p><p>　　PTADR# in PASS-THRU地址。這個信號引起PASS-THRU請求的真實(shí)地</p><p>　　址出現(xiàn)在DQ信號線上。對32位A

84、DD-ON總線,使用DQ[31:0],</p><p>　　對16位ADD-ON總線,使用DQ[15:0]。</p><p>　　PTWR out PASS-THRU寫。該信號指示 PASS-THRU操作是讀操作還是</p><p>　　寫操作。只有在 PTATN#有效時有效</p><p>　　7． System信號線：<

85、/p><p>　　SYSRST# out 系統(tǒng)復(fù)位。該信號是低電平激活輸出,是PCI復(fù)位(RST#)的</p><p>　　緩沖形式。它不同步于PCI接口控制器內(nèi)的任何時鐘。而且該信</p><p>　　號可以從PCI主機(jī)接口通過軟件激活。</p><p>　　BPCLK out 緩沖的PCI時鐘。是PCI時鐘的一種緩沖形式,具有PC

86、I時</p><p><b>　　鐘的一切特征。</b></p><p>　　IRQ# out 中斷。這個信號通知ADD-0N系統(tǒng)產(chǎn)生了一個有意義的事件,</p><p>　　這個事件代表了PCI控制器一個動作的結(jié)果FLT# in 漂浮。當(dāng)</p><p>　　聲明時,S5933的所有管腳都漂浮。在內(nèi)部有一個上

87、拉電阻。</p><p>　　8． ADD－ON發(fā)起DMA傳輸使用的控制信號線：</p><p>　　FWE ADD－ON到PCI的FIFO“寄存器空”信號。</p><p>　　FRF PCI到ADD－ON FIFO“寄存器滿”信號。</p><p>　　FRC FIFO讀控制信號。</p>

88、<p>　　FWC FIFO寫控制信號</p><p>　　AMWEN DMA寫允許信號</p><p>　　AMREN DMA讀允許信號</p><p>　　9． 訪問郵箱部分字節(jié)的信號線：</p><p>　　EA[7: 0] 連接郵箱4字節(jié)3的信號</p><p>　　E

89、MBCLK 郵箱4字節(jié)3的載入時鐘信號</p><p>　　2.3.3 ISA部分仿真信號概述</p><p>　　1． 地址與數(shù)據(jù)信號線：</p><p>　　XA[15:0] 地址線輸出，用來指出內(nèi)存地址或I/O地址，在系統(tǒng)總線周期中</p><p><b>　　由CPU驅(qū)動。</b></p>

90、<p>　　XD[7:0] 雙向數(shù)據(jù)通路，連接I/O和外部存儲器的數(shù)據(jù)接口，用來在CPU，</p><p>　　存儲器及I/O端口之間傳送數(shù)據(jù)，可利用XIOW＃，XIOR＃，XMEW</p><p>　　＃，XMER＃來進(jìn)行數(shù)據(jù)選通。</p><p>　　XIOW＃ I/O寫命令輸出，低電平有效。該信號由CPU或DMA控制器產(chǎn)生，</p&

91、gt;<p>　　由總線控制器驅(qū)動后送至總線。該信號指明在地址總線上有一</p><p>　　個I/O端口地址，并指明數(shù)據(jù)總線上有一個要寫至I/O端口數(shù)</p><p>　　據(jù)。這一信號變成低電平時開始寫操作，數(shù)據(jù)總線上的數(shù)據(jù)在XIOW</p><p>　　＃上升沿時刻才能寫入被尋址的端口。</p><p>　　XIOR＃

92、 I/O讀命令輸出，低電平有效。該信號指明當(dāng)前的總線周期是一</p><p>　　個I/O端口讀周期，同時地址總線上的地址是一個I/O端口地</p><p>　　址，被尋址的數(shù)據(jù)送上數(shù)據(jù)總線由微處理器讀取。在I/O信號</p><p>　　上升沿由微處理器輸入有效的數(shù)據(jù)。</p><p>　　XMEW＃ 存儲器寫命令輸出，低電平有效，用

93、于請求從存儲器讀取數(shù)據(jù)。</p><p>　　該信號由總線控制器驅(qū)動，它表明地址總線上有一個有效的存儲</p><p>　　器單元地址，數(shù)據(jù)數(shù)據(jù)總線上的數(shù)據(jù)要XMEW＃信號的上升沿寫</p><p><b>　　入這個單元。</b></p><p>　　XMER＃ 存儲器讀命令輸出，低電平有效，用于請求從存儲器讀取

94、數(shù)據(jù)。 該信號</p><p>　　由總線控制器驅(qū)動，它表明地址總線上有一個有效的存儲器讀地址，在</p><p>　　XMER＃信號上升沿由微處理器讀入有效的數(shù)據(jù)。</p><p>　　IRQ 中斷信號（下降沿）。</p><p>　　IOY[4:0] I/O設(shè)備片選。</p><p>　　MY[1:0

95、] 存儲器設(shè)備片選。</p><p>　　第三章 AMCC S5933芯片的應(yīng)用</p><p>　　3.1 PCI配置空間和基地址寄存器的使用</p><p>　　PCI總線的原理是為了改善PC數(shù)據(jù)輸入/輸出的瓶頸問題,從而提高系統(tǒng)運(yùn)行的速度和擴(kuò)展能力。PCI總線將I/O總線上的高速外圍設(shè)備移出,并將這些設(shè)</p><p>　　備

96、放置到一個離系統(tǒng)總線更近的地方,使得這些外圍設(shè)備可以和處理器以更快</p><p>　　的速度交換數(shù)據(jù)。由于PCI總線規(guī)范十分復(fù)雜,直接針對PCI接口進(jìn)行開發(fā)設(shè)計(jì)具有較大的難度。目前廣泛采用的基于PCI總線的開發(fā)有兩種:一種是使用PLD器件,另一種是使用PCI總線的控制芯片,我們采用的就是AMCC的S5933。使用控制芯片只需要學(xué)習(xí)控制芯片提供的簡化的規(guī)范就可以完成PCI總線應(yīng)用的開發(fā)設(shè)計(jì),是一種簡便快捷的方法。

97、</p><p>　　1.. PCI的配置空間</p><p>　　PCI總線上定義了三種物理地址空間:內(nèi)容地址空間、I/O地址空間和配置地址空間,其中內(nèi)存地址空間和I/O地址空間為通常意義地址空間,而配置地址空間用于支持PCI的硬件配置。</p><p>　　PCI總線設(shè)備中的配置地址空間是一個容量為256字節(jié)并具有特定記錄結(jié)構(gòu)或模型的地址空間。該空間又分為頭標(biāo)區(qū)

98、和設(shè)備有關(guān)區(qū)兩部分。頭標(biāo)區(qū)的長度為64字節(jié),是每個PCI設(shè)備都必須支持的寄存器分配區(qū)域。該區(qū)中的各個字段用來唯一的識別設(shè)備,并使設(shè)備可以得到控制。頭標(biāo)區(qū)的前16個字節(jié)定義在各種類型的設(shè)備中都是一樣的,而其余48字節(jié)可以根據(jù)設(shè)備支持的基本功能進(jìn)行不同的配置。</p><p>　　2.. 基地址寄存器</p><p>　　PCI設(shè)備的地址空間可以在系統(tǒng)中浮動是PCI總線中的重要功能之一,它能&

99、lt;/p><p>　　夠簡化設(shè)備的配置過程。在系統(tǒng)上電時,與設(shè)備無關(guān)的系統(tǒng)軟件將確定系統(tǒng)中有那些設(shè)備存在,并建立一個統(tǒng)一的地址映射關(guān)系,確定一個設(shè)備是否有擴(kuò)展ROM。</p><p>　　上電軟件在引導(dǎo)操作系統(tǒng)之前必須要建立一個統(tǒng)一的地址映射,以確定系統(tǒng)中有多少的存儲器、多少的I/O設(shè)備以及這些存儲器、I/O設(shè)備占用的空間。當(dāng)確定這些信息后,上電軟件就可以把I/O控制器及存儲器映射到系統(tǒng)的合

100、理地址空間并引導(dǎo)系統(tǒng)。為了使這種映射能夠與設(shè)備無關(guān),從而在配置空間的頭標(biāo)區(qū)中安排了一個供地址映射使用的基地址寄存器。所有的基地址寄存器的第0位均為只讀位,其0/1 值可以表示該寄存器映射的地址空間是存儲器空間/I/O空間。從表4-3-1可以看出,從頭標(biāo)區(qū)的10H字節(jié)開始有6個基地址寄存器,每個基地址寄存器占用4字節(jié)的地址?？偩€擴(kuò)展卡一共可以使用5個基地址寄存器,其中基地址0寄存器映射到一個64字節(jié)的I/O空間中,是控制芯片給用戶提供控制

101、接口。另外4個基地址寄存器分別映射到不同大小的I/O空間和存儲器空間中?？偩€擴(kuò)展卡資源申請情況：</p><p><b>　　注：</b></p><p>　　PTNU[1:0] :</p><p>　　00 =>BASE1 ; 01 =>BASE2 ; 10 => BASE3 ; 11 => BASE4</p&g

102、t;<p>　　3.2 AMCC S5933總線控制器</p><p>　　作為一個中間媒介,S5933具有功能強(qiáng),使用靈活的特點(diǎn)。它符合PCI局部總線規(guī)范2.1版,可以在PCI總線上充當(dāng)從設(shè)備和主控設(shè)備。S5933允許在PCI總線和用戶應(yīng)用間進(jìn)行特殊的直接數(shù)據(jù)存取,這是通過4個已經(jīng)定義好的Pass-Thru數(shù)據(jù)通道來實(shí)現(xiàn)的。每個數(shù)據(jù)通道都通過定義一個主控內(nèi)存寄存器尺寸和8/16/32位的用戶總線

103、寬度來實(shí)現(xiàn)傳輸。在S5933作為總線主控設(shè)備應(yīng)用時,附加的兩個32位的FIFO提供了更通用的數(shù)據(jù)傳輸功能。FIFO DMA傳輸支持使用地址和傳輸計(jì)數(shù)寄存器。4個郵箱寄存器都配有一個狀態(tài)寄存器和擴(kuò)展的中斷功能,它們使得兩種總線之間可以靈活的進(jìn)行用戶命令和消息傳遞。另外,S5933也允許使用外部串口,或單字節(jié)非易失存儲器進(jìn)行一些預(yù)登錄初始化的需求,也提供用戶擴(kuò)展BIOS或POST代碼的功能。</p><p>　　S5

104、933提供了3個物理總線的接口:PCI總線接口、Add-On總線(用戶總線)</p><p>　　和一個可選的串行或并行非易失存儲部總線?？偩€之間的數(shù)據(jù)傳輸可以通過郵箱寄存器、FIFO數(shù)據(jù)通道或者使用PASS-THRU數(shù)據(jù)通道來實(shí)現(xiàn)。S5933主控總線或DMA數(shù)據(jù)傳輸是通過軟件或硬件信號對FIFO數(shù)據(jù)通道進(jìn)行控制來實(shí)現(xiàn)的,S5933還能用于I/O Audio,ISDN/FDDI/ATM,Graphics/MPEG

105、,衛(wèi)星接收器/Modem。</p><p>　　3.3 AMCC S5933各接口描述</p><p>　　1） PCI總線接口(見書后附圖3－1)</p><p>　　S5933對所有的PCI總線地址周期進(jìn)行解碼,如果當(dāng)前的地址周期指向S5933 PASS-THRU區(qū)域的其中之一,則DEVEL被聲明.如果PASS-THRU邏輯當(dāng)前處于空閑,則總線周期類型被解碼,

106、并且ADD-ON的PASS-THRU狀態(tài)信號輸出來自于初始化ADD-ON端的一個傳輸如果PASS-THRU邏輯當(dāng)前忙于完成前一個訪問,則S5933給PCI初始器發(fā)一個重試信號.</p><p>　　2） ADD-ON總線接口 (見書后附圖3－2)</p><p>　　S5933提供一個簡單得,通用得ADD-On總線接口.S5933上的ADD-ON數(shù)據(jù)線</p><p&g

107、t;　　寬度是一個32位的.數(shù)據(jù)與S5933內(nèi)部寄存器的雙向傳輸是通過一個片選來解碼讀/寫信號的,S5933提供提供引腳來允許它的FIFOS進(jìn)行DMA傳輸.ADD-ON接口中的輸出引腳包括一個中斷源,一個PCI緩沖時鐘,一個軟件控制重置信號,中斷輸出引腳用來當(dāng)一個選中的郵箱或自測事件發(fā)生時提供一個中斷信號.緩沖時鐘輸出為PASS-THRU的數(shù)據(jù)傳輸提供同步信號,來自S5933的軟件控制重置信號以一種系統(tǒng)軟引導(dǎo)的處理方式為ADD-ON硬件

108、提供重置.</p><p>　　3） S5933的PCI操作寄存器</p><p>　　OBM1 ---------------------------輸出郵箱寄存器1</p><p>　　OBM2 ---------------------------輸出郵箱寄存器2</p><p>　　OBM3 ---------------

109、------------輸出郵箱寄存器3</p><p>　　OBM4 ---------------------------輸出郵箱寄存器4</p><p>　　IMB1 ---------------------------輸入郵箱寄存器1</p><p>　　IMB2 ---------------------------輸入郵箱寄存器2</

110、p><p>　　IMB3 ---------------------------輸入郵箱寄存器3</p><p>　　IMB4 ---------------------------輸入郵箱寄存器4</p><p>　　FIFO ---------------------------FIFO端口寄存器</p><p>　　MWAR

111、 ---------------------------主控寫地址寄存器</p><p>　　MRAR ---------------------------主控讀地址寄存器</p><p>　　MRTC ---------------------------主控讀傳輸寄存器</p><p>　　MBEF ------------------------

112、---郵箱空/滿狀態(tài)寄存器</p><p>　　INTCSR ---------------------------中斷/控制/狀態(tài)寄存器</p><p>　　MCSR ---------------------------總線主控控制/狀態(tài)寄存器</p><p>　　4） 5.3.4 S5933的ADD-ON操作寄存器</p><p>