基于fpga和hdl的正弦信號發(fā)生器設計 開題報告

1、<p>　　畢業(yè)設計(論文)開題報告</p><p>　　題目：基于FPGA和HDL的正弦信號發(fā)生器設計 </p><p>　　院（系） 光電工程學院 </p><p>　　專 業(yè) 測控技術與儀器 </p><p>　1畢業(yè)設計綜述1.1 選題的背景及意義：隨著電子設計技

2、術的不斷發(fā)展，電子設計自動化（EDA）逐漸引起了人們的重視，尤其在數(shù)字電路的設計中，計算機技術和現(xiàn)場可編程邏輯陣列FPGA技術的結合，使得數(shù)字系統(tǒng)的設計更加靈活方便。在當前的電子設計過程中，掌握FPGA的開發(fā)是成為一個電子工程師必須具備的基本技能之一。在數(shù)字系統(tǒng)的設計中，利用FPGA設計正弦信號發(fā)生器是常見的一種信號發(fā)生器設計方法。1.2 國內外相關研究情況:在現(xiàn)代電子測量技術的研究及應用領域中,常常需要高精度且頻率可調的信號源。而隨著

3、大規(guī)模可編程邏輯器件FPGA的發(fā)展以及可編程片上系統(tǒng)(SOPC)設計技術的日漸成熟,為這類信號發(fā)生器的設計與實現(xiàn)提供了理論依據(jù)與技術支持。信號發(fā)生器是用來為各種電路提供測試信號的儀器，在工程應用和測試領域有著非常廣泛的應用。目前傳統(tǒng)的信號發(fā)生器是使用模擬電路或者專用芯片搭建而成，但是存在頻率不商，穩(wěn)定性較差，且不易擴展和調試的缺陷；而采用DDS直接數(shù)字頻率合成技術設計的信號發(fā)生器，改變了以往的設計思路，在精度、靈活性上大大超越了模擬信號